高效率同步降压型转换器的图设计课程

摘要随着集成电路已经进入深亚微米时代，版图设计早已成为集成电路产业链中重要的一环。它不仅是芯片是否能被生成的保证，同时也关系到实际产品的性能是否能满足预期的目标。因此，同步降压型转换器的版图设计研究具有非常重要的意义。该芯片是一个高频率，同步整流，降压型开关模式转换器。具有内置的功率MOS，实现了连续输出2A电流，具有优异的负载和电路调控能力。在很宽的输入电压范围，该芯片具有同步操作模式，在保证输出电流效率更高的范围内，电流模式能提供快速的瞬态响应和简化环路稳定性。该芯片具有完整的保护功能，如过电流保护和热关机。该芯片采用的是节省空间的SOT23-8引脚封装。关键词：高效率，同步整流，电流模式创ABSTR拜ACT橡With磁the译integ自rated缸circ辆uith认asen祝tered静the税deep管sub-m鞠icron单time汉s柏,形thel芝ayout督desi澡gnha炼dbec普amea深nimp鸽ortan膛tpar粒tof络thei触ntegr亲ated筋circu冬itin铅dustr纱ycha伯in罢.Iti磁snot单only政the插chip壁ca晶nbe崇gener眨ated,话buta惧lsor针elate症dto肺wheth梅erth堂e锹actua枯lpro兄duct轻perfo刮rmanc步ecan睛顶achie盖veth端eexp眨ected顺targ超et.马There拨force骆,决itis躬very确impo蛙rtant任tor在esear桐chla瞎yout某desig煌nof节the倒synch凶ronou眼s难and日step-昏down怀conve滑rter限.午Th泪isch思ip墙isa原high-指frequ悉ency,衬sync景hrono腊us,re必ctifi跟ed,s妥tep-d寸own,翠switc色h-mod据econ抢verte忽r女with佛built心-inp鸡ower耳MOSFE昨Ts.I走toff调ersa瓦very料compa毯ctso躬lutio鸡nto膜achie烛vea悄2Aco煎ntinu出ous南outpu呼tcur珠rent飞with提excel然lent黄load结andl兵ine唤regul移ation公over根awi绪dein悄puts善upply恩rang忆e.Th梅e陈MP149唇4has贩sync醋hrono凡usmo添deop江erati徒onfo急r课highe匠reff睡icien悠cyov燥erth维eout某putc跪urren抗tloa俯d抽range寇.敌Curre第nt-mo窜deop全erati球onpr联ovide湿sfas驻ttra达nsien赠t末respo音nsea的ndea鼠sesl暖oops慎tabil医izati惠on.Fu疾llpr丘otect耻ionf改eatur言esin处clude揪over京-curr脾ent该prote那ction最and铸therm祥alsh热utdo左wn.Th军eMP1面494r含equir宅esa遇minim命alnu饭mber羽of筋readi骡ly-av李ailab部lest奴andar筛dext问ernal部comp剧onent五s,and没isa煎vaila腔blei幅nas充pace-记savin畅g8-p畏in伍packa议ge衰.于K盾eywo堤rds斧：驻high-棋frequ服ency,凶sync之hrono慢us樱rect冈ifier音,curr陪entm法ode目录旗第1章．越课题整体框师架负1舍1.1浮课题任务霉1蛙1.2奸课题要求凤1驱1.3严研究意义丸2泰第2章．射设计方案志3马2.1滔软件部分料3羊输矿软件工具墓3罪踏cade魄nce豆操作说明章3鸽2.2蔽集成电路版历图可靠性需挠要避免的三娱大效应甩7光巷PAE免7艺斧Latc荡h_up客8演更ESD顶效应射11禽2.3啦子模块版图崭14哗逼LDO赤模块搭14阿烫UVLO阅模块惜15票木freq袭_comp车模块蝴16环壁cont典rol_l美ogic踢模块信17挖半curr肃ent_s危ense橡模块档18说售EN渴模块症19皮百HS_c抖ontro美l喊模块撤19疗镇OCP傻模块蛾20姐谢EA_c召ompen选satio遵n功模块肝21喊袍0AAM差模块掀22殊鉴1Dri执ver_H底S影模块跳23逮歉2Dri鹅ver_B出ootst日rap推模块量24帽争3OSC杏模块久25晨放4Dri准ver_L旧S胀模块艳26驱堵5EA_避core将模块反26霉2.4叉顶层版图何27窝丙惧顶层版图布为局驳27疤你冬顶层版图芝28锻第3章．纤实现功能由29坏3.1协实现功能描栏述杀29舰3.2调部分模块功错能介绍哗30逗第4章．达调试与实现刑31钳4.1虎调试中遇到别的重点与难贵点伤31俭乓弓不接承Power钟的摘Nwell催31乏忽漫高压器件的上第五端锦32碎4.2忌解决方案睁34阴搜念不接桥Power济的哑Nwell驶的解决方案蹲34耍负滑高压器件的京第五端的连唇接方式姑36栗4.3轿实现展示栗41璃葱顿高压器件的钱第五端连接侧正确之后的选验证期41吵第5章．靠总结久42窃参考文献巡43致谢44附录45顾附录一：肝IC牌版图设计中需电阻的匹配倦基础篇卸45才课题整体框猜架趋1.1课题符任务流随着电子产珠品轻灰、徐薄化的发展姜趋势，要求耕电子元器件涉体积更小，盲功耗更低。伸开关电源作鼻为电子设备拒中不可或缺免的组成部分幅也在不断的厕进步。高效宜率、更可高房、高集成度拌、低功耗、拥低噪声、俯抗干扰和模渴块化成为了办电源犁芯片对的发展方向护。同电源转换器酬根据输入和扣输出信号的队不同可以分费为四大类：叨交流劣交流转换器军(项AC-AC北conv尽erter久)躲、交流-直跃流转换器（到AC-DC培conv如erter裂）、直流-曾直流转换器恋（据DC-DC沉conv撕erter济）、直流-腿交流转换器估（邻DC-AC千conv睬erter础）蓬，本项目为鉴直流-直流慎转换器（女DC-DC哑conv潮erter漫）。湖本次版图设啄计采用问UTC0赖.5um掩BCD肉工艺。该工椅艺为双阱能psub酱工艺，机2M2P堪（双层金属俱双层多晶硅岗工艺），在标本项目中所期涉及器件为阻高压部分燥18V慌，低压部分迎5V晚。器件包括槐高低压牧mosf谈et熊，二极管，伴三极管，鲜多晶硅电阻寇，贺Asymm祖etric居ISO附等等。英本次课题设竞计的任务是均根据斑电路设计者叨提供的高精逮度的同步降挖压型开关转杏换器汪电路坛，结合爸实际尘工艺要求完叶成高质量的怪版图设计。自1.2秆课题要求杏本项目来源维于厦门元顺例微电子成都煌分公司的实比际项目，在添综合市场因矮素和工艺水礼平的基础上秀，利用下caden探ce盆、隔calib树re宗等掩EDA巡工具，基于续集顺代工厂渴0.5um祖BCD严工艺设计了敲一款电流模闹高效率同步铜降压型拨DC-DC螺转换器的版怕图厕，呜从底层bl璃ock开始干到顶层的布测局布线，在便版图结构中乞做好匹配，宪屏蔽敏感信习号，隔离高葱噪声模块与药易受干扰模厌块，做好l拿atch_某up防护，洽利用箭合理的绪ESD盲结构防止静串电泄放。鸭在版图设计搁中采用ca雹libre炮验证工具对壮版图进行d舍rc呀、零lvs验证啊，并最终生期成可用于生棒成的GDS网II文件贤。铜本课题的主使要工作包括顿：叛1.库孔和基础器返件的创建彼；需2.底层租block忠绘制；巨3.顶层咐top培绘制；滩1.3研究妨意义畜目前在我国干从事集成电根路设计行业杨工作的公司饥有很多：有遥无晶圆厂的炒专业设计公慢司，也有涵金盖从晶圆生考产到封装测旨试所有流程皱的戚大型公司。疾我国集成电丧路设计行业艰与经济发达瞎的国家相比剥，差距还很要大，劣我们应该努浩力提升自身嚼业务能力，强从工艺制造赢到电路设计价方面提升自号身对集成电恩路的理解以外在实际项目串中绘制出更佳为优异的版紫图。设计方案喝2.1软劫件部分宵横糖软件工具炭Caden城ce徒是垮CADEN严CE扯公司生产的浊集成电路设艰计工具的总字称，妖是一个大型叔的载EDA催软件合集，姑是具有强大糕功能的大规翼模集成电路宗计算机辅助演设计系统，哄它几乎可以棵完成电子设时计的方方面忘面，包括累ASIC帖设计、潮FPGA桃设计和赏PCB汗设计友等天。糖Caden逃ce企在仿真、拼电路图设计莫、自动布局卧布线、版图恳设计及验证冷等方面悠着呜绝对的优势朽，也是目前新绝大多数蜡IC浴设计公司所句使用的软件热。泼本论文是利猾用希caden坡ce魔ic告51雄完成的如，所以重点说介绍一下蚁软件末caden葵ceic评51偷。在虽caden雨ceic妹51贤中包含了谦混合输入的单原理图输入僚方式（澡Virtu铲osSc梢hemat纯icCo糠mpose剥r猪）、混合信弱号设计环境苗（停Affir妻maAn看alog烫Desig基nEnv击ironm夸ent积）、爸版图编辑（碎Virtu采osoL驼ayout岂Edit伐or迎）烧等等。绑版图编辑（肉Virtu忠osoL理ayout概Edit纹or流）是版图编司辑者最常用描的设计工具供，胀下面通过址挺模块流程步图来介绍一哑下版图编辑贞（懂Virtu材osoL毯ayout萍Edit往or互）的使用。晒港娱caden乔ce晒操作说明闭常用的ca暗dence眼配套文件省包含以下损三丝个，如图星2-1聚所示稠。cade新nce为启钩动cade季ncei刻c51的脚页本文件浓（该脚本文葱件内含启动哄caden范ceic叮51的快捷骡方式icf捡b&，其中榨&表示ca垒dence录ic51惭以后台运行焦的方式打开酿）灰，cds.芒lib为库兼管理文件（霉libra割ryma开nager并），.cd过sinit落为浅caden运ce启动文景件(可以用含来自定义率额外炼加载昆的东西莲)浩。阶图2-1疯cade悟nce配套描文件封运行cad王en杆ce启动脚缓本文件，之caden逮ceic叉51启动过是程如图2-摧2所示。竟图2-2耍cade汤ncei最c51启动震过程垫软件启动完暖成之后，生每成如图2-亲3所示的C肤DS.lo往g窗口度。位于窗口鸡下方，mo给use字样而上方的是络CIW窗口汪（Comm韵andI庸nterp推reter第Wind库ow）里，即为命令蛛解释窗，此宵外cade找nce软件绵内嵌的控制孔窗口，通过齿此处可以在浙caden棵ce软件启颤动之后加载吴脚本文件等般。馒图2-3堵CDS.黎log窗口何启动cad吗ence软邪件之后，通杀过如图2-口4所示的操煎作步骤建立池一个新的库狼，目在这个库下痕完成版图的议编辑。瞎图2-4典建库劳按图示2-办4操作后，迁会出现NE弟WLib路rary建木立窗口，在衰左侧Nam叨e处填写新欣建立的Li口brary曾的名字，在霉右侧Tec龙hnolo跳gyFi修le下方可盐以选择新建嫌立的库是否绳需要绑定垒一个葛已存在的技妙术库（an朵exis滨ting兽techf洲ile）或淋者蔬绑定一个由透Found届ry提供的优最为基本的氏技术文件（治anew颤tech饲file）疗，甚至也可籍以只建立一说个空库，不乌需要任何技座术支持（D扁on`t匠need雾atec糖hfile别）拢。一般情况州下，如果F乎oundr臣y提供了完盲整的PDK笋，我们则在悉建库的时候拢可以选择绑争定一个已存茂在的技术库般（ane胖xisti丑ngte匙chfil松e）蚀，操作如图起2-5所示插。绵图2-5柜新建库的杜设置葵点击ok仇后，弹出如晋图仆2-6所示坦窗口，选择炒本次俘项目所需技赞术库早“歇UTC06霞_BCD_明5V_18耕V_30V短_40V到”逝。再次点击烦ok之后，叔一个绑定了次技术库的L棵ibrar讽y班就建立好了含。碍图2-6锻选择需要凝绑定的技术板库装我们可以在结Libra齐ryMa此nager工窗口通过查气看库的基本况属性，如建施立时间，存捕在目录的具烫体位置等等秃。我们可以附通过这里验斜证库是否建梳立正确，在甜Libra欣ryMa事nag种er中选中喷库，右击选赴择Prop石erty蜜即可弹出如裕图2-7样所示的属性呜窗口。启图2-7誓库的属性蔑在新建立的矩库中新建一碰个view盆为Virt辫uoso的郊Cellv哪iew我，在此黑Cellv搞iew绘制棍版图，操作花如图2-8充所示。紧图2-8帽新建Ce金llvie讲w垃2.2章集成电路顿版图可靠性晚需要避免的惑三大效应简2辆.筛2扰.1贫PAE称2吊.任2孕.1闲.油1永PAE楼简介候芯片中金属刮线或者多晶兰硅(pol仇ysili埋con)窗等导体，就塘像柔是一根根天抹线，当有游动离的电荷时搁，这些“天荷线”便会将构它们收集起倍来，天线越嫂长，收集的帖电荷也就越比多，当电荷虚足够多时，帆就会坐产生嫌放电来对芯片内部挠产生破坏，碧这就是天线帝效应（PA盈E）余。稿IC现代工鼓艺中经常使粮用的一种方盾法是离子刻白蚀（pla剑smae免tchin顾g），这种虚方法就是将蕉物质高度电舞离并保持一接定的能量，倡然后将这种俱物质刻蚀在左晶圆上，从锄而形成某一虽层。理论上擦，打入晶圆承的离子总的随对外电性应栗该是呈现中谢性的，也就瓣是说正离子勉和负离子是蛮成对出现，援但在实际中吴，打入晶圆牛的离子并不枕成对，这样植，就产生了狮游离电荷。更另外，离子尺注入（io善nimp昆lanti彻ng）也可路能导致电荷北的聚集。可吨见，这种由发工艺带来的热影响超我们是无法苦彻底消除的惯，但是，这声种影响却是获可以尽量减泛小的。混在CMOS甲工艺中，P绘型衬底是要纳接地的，如佳果这些收集违了电荷的导章体和衬底间访有电气通路节的话，那么致这些电荷就低会跑到衬底黄上去，将不储会造成什么齐影响；如果贴这条通路不屠存在，这些犁电荷还是要窑放掉的，那弯么，在哪放迫电就会对哪苹里造成不可绿挽回的后果但，一般来讲劝，最容易遭钱到伤害的地跑方就是栅氧猜化层。担通常情况下啊，我们用“笑天线比率”包（“ant艰enna滑ratio唐”）来衡量泰一颗芯片能习发生天线效刘应的几率。信“天线比率词”的定义是姐：构成所谓疫“天线”的把导体（一般家是金属）的然面积与所相嫁连的栅氧化羡层面积的比傲率。随着工荒艺宝技术坝的发展，栅讽的尺寸越来坛越小，金属膏的层数越来头越多，发生呈天线效应的粗可能性就越仅大，所以，坟在0.4u蜡m/DMS集P/TMS蝴P以上工艺蓬，我们一般锦不大会考虑此天线效应。称而采用0.拘4um以下描的工艺就不竟得不考虑这搭个问题了。其可通过插入酬二极管（N牧ACDi外ode）的挂方法来解决宁天线效应，科这样当金属茫收集到电荷不以后就通过佩二极管来放述电，避免了睡对栅极的击蓄穿。烫注：DMS品P——Do硬uble定Metal瑞Sing需lePo奉ly云TMSP—仇—Thre录eMet疤alSi剃ngle画Poly怎2凳.破2句.1乘.恐2尼防止侵PAE岔的晕方争法如1）跳线糟法。又分为怪“向上跳线猫”和“向下形跳线”跌两种方式洒。沉跳线即断开拖存在天线效宣应的金属层舞，通过通孔管连接到其它角层（向上跳糟线法接到天稠线层的上一咐层，向下跳赞线法接到下假一层），最杏后再回到当针前层。这种暂方法通过改蹈变金属布线精的层次来解湾决天线效应解，但是同时状增加了通孔才，由于通孔茎的电阻很大榴，会直接影虎响到芯片的苦时序和串扰雕问题，所以趟在使用此方匠法时要严格纺控制布线层义次变化和通避孔的数量您，一般情况吧下著在跳线处奉孔越多越好有。屯在版图设计雁中，向上跳六线法用的较马多，此法的楚原理是：考拆虑当前金属权层对栅极的息天线效应时淋，上一层金炮属还不存在枯，通过跳线队，减小存在卖天线效应的扰导体面积来火消除天线效莲应。现代的慌多层金属布鲜线工艺，在喷低层金属里收出现PAE都效应，一破般都可采用低向上跳线的幼方法消除。读但当最高层赵出现天线效跌应时，采用钥什么方法呢汪？这就是下锣面要介绍的蜘另一种消除枝天线效应的象方法了。未2）添加羞天线器件，莲给“天线”趴加上反偏二典极管。通过窄给直接连接成到栅的存在变天线效应的蜂金属层接上冤反偏二极管趣，形成一个必电荷泄放回钟路，累积电欧荷就对栅氧付构不成威胁雨，从而消除寻了天线效应控。当金属层棕位置有足够贫空间时，可栏直接加上二孕极管，若遇栗到布线阻碍斩或金属层位兴于禁止区域按时，就需要退通过通孔将夕金属线延伸贤到附近有足课够空间的地峰方，插入二爱极管。改3）给所晚有器件的输疑入端口都加疫上保护二极朴管。此法能挡保证完全消惰除天线效应典，但是会在节没有天线效事应的金属布竖线上浪费很蹲多不必要的云资源，且使贼芯片的面积车增大数倍，馋这是VLS热I设计不芝允许出现的原。所以这种趟方法是不合绕理，也是不眨可取的。崇4）对于付上述方法都舅不能消除的愚长走线上的墨PAE，可殖通过插入缓歉冲器，切断域长线来消除蝇天线效应。现在实际设计住中，需要考堪虑到性能和巧面积及其它令因素的折衷慨要求，常常鲁将法1、法瞧2和法4风结合使用凳来消除天线提效应。阴2.2.橡2央Latch锣_up办2.2.转2模.腔1葱Latch势_up津简介座L肌atch-昂up犁原理分析：筝CMOS萄电路中在电芦源蛇VDD岭和地线旨GND幻之间由于寄丛生的衰PNP吧和族NPN猪相互影响可愉能会产生的该一兔些课低阻抗通路密，使书VDD转和蠢GND洗之间产生大史电流，这就完称为闩锁效类应（却latch纺_哀up劣）。醋闩锁效应剖值面图与等效述电路图如图浪2-9所示近。领随着IC煮制造工艺的败发展，集成旬度越来越高纲，产生因latch脖_封up损的可能性会汤越来越高。围图2-9步闩锁效应剖足面图与等效剧电路图哀如图2-1增0所示，当码无外界干扰叶未引起触发蓝时，两个澡BJT四处于截止状遭态，集电极济电流是景C-B惕反向漏电流毅构成，电流分增益非常小妖，此时汪latch匪up猴不会产生。欧图2-10谷不会发生党闩锁效应的诊分析电路图他如图2-1草1所示，当行一个离BJT疤集电极电流毛受外部干扰周突然增加到未一定值时，鸽会反馈至另问外一个炊BJT帅，从而使两峰个医BJT嫂因触发而导享通，丈如果整个环巧路增益大于寸1，则扒VDD计至扮GND易间形成低阻圆通路，枝Latch碧up承由此产生。烤图凭2-11违会发生腊闩锁效应的王分析电路图横L悟atch-闸up源产生的具体颠原因分析：胁1.肿芯片一开始踏工作时欢VDD盟变化导致边Nwell召和督Psub旋间的寄生电裤容中产生足久够的电流，索当田VDD摄变化率大到浊一定地步，猛将会引起梢Latch惭_基up袭。亚2.播当溉I/O增的信号变换隶超过昌VDD-G菌ND掌的范围时，县将会有大电冈流在芯片中扬产生，也会障导致项SCR梢的触发。忘3.ESD员静电加压，城可能会从保耽护电路中引勇入少量带电谁载流子到阱叙或衬底中，悄也会引起和可控硅（赠SCR秋）匙的触发。泻4.添当许多驱动雅器小（buff劝er）同时向工作领，负载过大伤使望VDD钟或害GND徒突然变化，植也有可能打作开利可控硅（含SCR义）翠的一个博BJT搅，从而作存在引起闩乐锁的风险醉。错5.译阱侧面漏电渣流过大，也漠有可能会引俯起闩锁。牵L蒙atch-死up停的危害：怕在进入低阻道状态以后，食若芯片外界越的电路不能肌限制器件中患电流的大小齿，可能会有崭过量的电流括流过芯片中鉴的金属走线验，引起局部禽器件过热，上从而发生金消属熔断或烧桂毁，致使P组-N结漏电副流增加或短完路，烧毁芯寇片，造成芯跨片失效。羞歉.歇2疲防止培Latch运_up选的助方爬法猎防止闩锁的片方法阵1嫁：使用重掺梁杂衬底，降规低放Rsub幼值，减小反诱馈环路增益有。执防止闩锁的说方法碧2摩：使用轻掺睛杂外延层，奶防止侧向漏羊电流从纵向计PNP狠到低阻衬底劣的通路。跃防止闩锁的悲方法夕3甲：使伯NMOS留和叹PMOS拼保持足够的努间距来降低扯引发召SCR共的可能。惹防止闩锁的领方法4：嘴Sub幅接触孔和恩Well享接触孔应尽爪量靠近源区窑。以降低再Rwell黄和鸣Rsub符的阻值。爬防止闩锁的队方法抵5溜：使用使用据隔离槽招防止闩锁的猪方法6：使偷用Guar杰dRing茎1.多子叉Guard迹Ring筑：友P+Ri对ng料环绕发NMOS克并接醋GND程；幼N+Ri澡ng种环接梅PMOS喷并接奏VDD漂。绸使用多子保扁护环可以降倘低玻Rwell朋和肉Rsub拐的阻值，且缩可以阻止多饼数载流子到嗽基极。宏2.少子清Guard锣Ring捐：钥制作在血N白阱中的谱N+Ri遇ng剥环绕遍NMOS滩并接舍VDD书；颂P+Rin穴g别环绕慨PMOS梯并接勤GND乔。爸使用少子保走护环可以减景少因为少子投注入到阱或郊衬底引发的素闩锁。狸2.2.图3香ESD效应殃泪.农1塑ESD简介猴在本世纪7即0前代以前赛，很多静电丙问题都是由择于人们没有算ESD意识概而造成的，毅即使现在也斤有很多人怀拒疑ESD会淋对电子产品斯造成损坏。拒这是因为大收多数ＥＳＤ躺损害发生在墨人的感觉以炭下,因为人兔体对静电放趟电的感知电副压约为3Ｋ掀Ｖ，而许多悼电子元件在滥几百伏甚至升几十伏时就畏会损坏，通泳常电子器件籍被ＥＳＤ损隙坏后没有明秋显的界限，闻把元件安装哪在PCB上山以后再检测夸，结果出现垮很多问题，制分析也相当虑困难。特别萌是潜在损坏启，即使用精自密仪器也很枯难测量出其非性能有明显尊的变化，所壮以很都电子米工程师和设释计人员都怀填疑ESD，解近年但实验斗证实，这种跨潜在损坏在族一定时间以侄后，电子产款品的可靠性室明显下降。记ESD是代治表英文制“符Elect赚rosta晌tic外Disch炉arge叮”左，懒即"静电放类电"的意思蚁。ＥＳＤ是龟本世纪中期身以来形成的呼以研究静电花的产生与衰兆减、静电放恋电模型、静馆电放电效应毯如电流热（搂火花）效应勉如静电引起涉的着火与爆团炸）和电磁降效应（如电判磁干扰）等椅的学科。近的年来随着科响学技术的飞户速发展、微历电子技术的里广泛应用及瑞电磁环境越辛来越复杂，活对静电泄放苹的问题越来糊越重视。端ESD产生移的三种形皱式：肚1.燕人体形粗式即指当人浸体活动时身扇体和衣服之远间的摩擦产你生摩擦电荷娇。当人们手宜持ESD敏扰感的装置而循不先拽放电值荷到地，摩貌擦电荷将会靠移向ESD废敏感的装置猎而造成损坏贞。喜2.悬微电子器件蒸带电形卖式既指这些阿ESD敏感箱的装置，尤俩其对塑料件太，当在自动爽化生产过程卫中，会产生壮摩擦电荷，请而这些摩擦匆电荷通过低弟电阻的线路参非常迅速地侵泻放到高度堆导电的牢固教接地表面，颠因此造成损闹坏；或者通缴过感应使E从SD敏感的做装置的金属使部分带电而勺造成损坏。旷3.迎场感类型孤形抬式即有强电乓场围绕，这微可能来之于嚼塑性材料或伶人的衣服，务会发生电子尘转化跨过氧夜化层。若电默位差超过氧坐化层的介电精常数，则会微产生电弧以尘破坏氧化层类，其结果为流短路。管ESD的狐主要孕危害：葡静电放电是追两个具有不偏同静电电位柴的物体,由葛于直接触或鸟静电感应引搅起两物体间来的静电电荷镰的转移.静驶电电场的能救量达到一定替程后,击穿赶其间介质而漆进行放电的盼现象就是静卡电放电。E隐SD在一个传对地短接的危物体暴露在伞静电场中时招发生.两个贩物体之间的午电位差将引熔起放电电流罩,传送足够修的电量以抵蚁消电位差.顿这个高速电胡量的传送过阔程即为ES秩D。在这个鞠过程中将产悼生潜在的破驶坏电压.电壮流以及电磁胀场。ESD凑将产生强大病的尖峰脉冲懂电流,这种梯脉冲电流中户包含丰富的衰高频成份,柜其上限频率裙可超过1G武Hz,取决液于电平、相册对漫湿度、历靠近速度和洲放电物体的会形状。在这输个频率典型毯的设备电缆马甚至印制板暮上的走线会耗变成非常有题效的接收天愈线。因而对荣于典型的模更拟或数字电婆子设备，E喷SD倾向于粪感应出高电歇平的噪声，择它会导致电饮子设备严重丸受损或操作独失常。祥当ESD位摩置距离较近川时,无论是里电流还是磁脂场都是很强摩的。因此在农ESD位置另附近的电路腹一般会受到押影响。中ESD引起向的两种失效厌：屋①赛由于ESD银电流产生热化量导致设备异的热失效;劈②锁由于ESD迫感应出高的碍电压导致绝晒缘击穿。否两种破坏可蔽能在一个设浪备中同时发置生绝缘击穿等可能激发大差的电流,这签又进一步导驱致热失效。充由ESD引沟起的芯片损鞠伤如图2-禁12所示。彼图2-12舒ESD引抄起的芯片内渡部损伤核活.贡2闷防止ESD偷的方法股目前对于芯洒片PAD处罗常用的防止敏ESD的方稻法是采用成GGNMO万S迅结构。馒GGNMO夫S（gro航unded拐-gate漠NMOS燕）：框Drain嗓端接至PA爷D，Gat刑e端接至电修源地。ES驰D保护利用尸其寄生的N淡PN三极管次，形成一个肝低阻抗的放举电通路，以逗此来保护I打C的内部电第路。艘结构图如逝图2-13傻所示。罩图2-13加GGNM贪OS用于E犹SD价防治缘本次项目中采所使用的G灾GNMOS份ESD结摸构如图2-肢14所示：筑图2-14怒毅芯片中的实叨际ESD结腥构铸2.3瘦子模块判版图今2.撕3岁.1蚕LDO祸模块狐图2-15猴LDO模锹块电路图治图赖2-16狡LDO模块撒版图症2.贤3优.表2白UVLO扮模块守图2-17山UVLO集模块电路图纪图2-1援8娇UVLO奶模块版图扯2.备3柿.葱3乎freq_爬comp勒模块及图2-1己9扩freq_购comp模灯块电路图颤图2-斗20宇freq_杰comp模招块版图锐2.揭3遗.留4劈contr姐ol_lo涛gic嫌模块竞图2-笔21算contr残ol_lo色gic模块羽电路图凑图2-袄22国contr粘ol_lo欣gic模块及版图吃2.迟3糊.摄5芹curre浙nt式_骨sense敌模块纪图2-那23醉curre脂nt_se即nse模块厅电路图燕图2-拘2莲4心curre更nt_se厕nse模块谨版图骂2.悼3何.婆6赤EN私模块激图2-根25皱EN模块电丈路图洒图2-该2采6拥EN模块版部图争2.家3点.焰7朝HS_co淋ntrol惹模块毒图2-建27融HS_co愤ntrol跳模块电路图泊图2-膛2即8很HS_co少ntrol写模块版图兰2遵.慎3滨.芦8资OCP模块垮图2-饺29社OCP模块贴电路图胳图2-霜30OC抹P模块版图摆2.梁3冻.牲9顽EA_co版mpens棉ation程模块爪图2-择31汪EA_co墙mpens卧ation电模块驳电路图蔽图2-绢32堆EA_co电mpens晒ation煤模块版图期2.暖3脂.军10兽AAM模块鹿图2-曲33旬AAM态模块绣电路图特图2-矿34瑞AAM绑模块版图娃2.抓3夫.亡11轻Drive痒r_HS模涉块搅图2-捷35翻Drive给r_HS吃模块茂电路图恋图2-易36蔑Drive净r_HS赵模块版图晒2.笛3萍.淹12烈Drive世r_Boo笼tstra纯p模块悠图2-翠36孔Drive棒r_Boo欧tstra自p掩模块单电路图鸣图2-栏37宵Drive去r_Boo厌tstra伪p忽模块版图错2.3功.斤13波OSC模块握图2-慎38誉OSC瓜模块电路图突图2-锹39质OSC苏模块版图届2.诉3搅.糠14孔Drive觉r_LS模爱块落图2-喂40行Drive睡r_LS筋模块电路图求图2-匀41订Drive率r_LS瘦模块版图悟2.果3缎.醒15怀EA_co椅re模块梢图2-射40筐EA_co能re屋模块电路图塘图2-潜41腐EA_co嫌re促模块版图庆2.4责顶层哀版图辰2.搜4典.1各顶层版图布范局摸芯片顶层整嫂体布局如图具2-42趟所示沟，椭形方块时为PAD，园矩形方块为钩block阅。角图营2樱-失42挖芯片顶层整恨体布局图陪2.稿4环.胖2键顶层版图湖芯片顶层最村终版图如图艘2-43表所示脱。以图悠2跟-刷43房芯片顶层蜡最终版图实现功能级3鹿.1度实现功能描承述妥高效率感同步降压型股转换器芯片劲功能框图性如图3-1碍所示知图3-1粉芯片整体疏功能框图菜功能描述：张此芯片是一遮个健具有然高频席、茎同步著、降压、整驳流特性的开砌关模式转换催器。其中芯狠片内置Po跨werM构OSFET析S天，煤在具有优良郑负载和对输卖入电压范围跳很大时线性劫调节详均太能够实现2好A电流的连韵续输出框。舍该芯片拥有殊固定的工作女频率，飘利用液峰值电流控监制模式谈去调节输出锡电压。该芯法片含有一个甩内部时钟供箩给PWM周戏期，集成的临高端功率M河OSFET卸S保持开启贡直到电流达赶到被比较电天压设定的值思。当电源关而断时，功率燕MOSFE疑TS保持关炮闭直到下一贩个时钟周期泻开始。如果丸在一个占空阁比为95%拨的PWM周脉期中，功率册MOSFE剂TS的电流幕没有达到被腊比较电压设补定的值，那仍么禽模块中的功群率MOSF罩ETS会被骨强制关断。积此芯片理想糟情况下的功屿能仿真如图颤3-2所示库，歼即在输入电肥压（Vin屋）范围4.旗5V-16顷V之间都可相以通过芯片彻自调节，稳最终产生稳悟定的2A电颂流输出。誉图3-1阿理想情况下扔的芯片功能示仿真图休3.2万部分扔模块功能介婚绍坝REF俘模块射:徒此芯片突是作为内部友电路电源的拔一个内置调蛋节器。此模埋块采用I/停OVIN聋的输入电压任，并且在所战有正确的V铅IN输入范删围内都能正钢常工作。当厦VIN上的闸输入电压大娱于5.0V城时，REF夺模块的输出宜是全部被调扮节过的。当监VIN的输够入电压低于欲5.0V时希，REF模删块的输出减屠少，并且这渐部分需要用作到拨0.1μf剖解耦的陶瓷冶电容器患作调节。恰AAM模块翁：AAM模骂块是一个误筑差放大器，主用作比较F稠B引脚的输度入大于RE冷F模块产生典的的0.8严V电压的部想分，并且输敲出比较电压益去控制Po享werm狗os上的电该流。岔此夕优化了膛的狸内部补偿网铺络简化了回通路组件和控马制环路的设筋计避。宁UVLO模码块：UVL并O模块即蛛Under药-Volt然ageL锻ockou拌t（欠压保鸡护）模块，粗UVLO模奸块保证芯片虑在足够的电劲源电压下工摇作。芯片内激置的比较器悉时时刻刻监流视着内部R般EF模块的网输出电压。她当下降做的电压区间器达到3.2宁5V时，U问VLO励模块的电压暴上升区间蠢大约达到3危.9V。输S骑oft_s魔tart模毒块：俗此模块为芯旨片内置的软男启动电路，找此模块用于拐防止在芯片粒启动时芯片称的输出电压盾瞬时超调。恐当芯片启动宾时，内部电词路产生一个饿软启动电压损（SS）辰，该电压从葱0V到1.挣2V跳变。预当SS电压宜比REF产责生的电压低叹时，AAM搂模块使用S凡S电压作为逢参考值。当留SS电压比灰REF产生狐的电压高时茎，AAM使爷用REF产边生的电压作笑为参考值。调试与实现宏4.1激调试中遇到叹的重点与难闪点诉4扭.1.1到不接Pow栗er的Nw身ell犯此叙工艺是双阱榴（P阱和N免阱）psu员b工艺，不刑接bloc龙k中最高电奇位的NWE鉴LL称之为扎hotw钥ell。这惑种阱非常活琴跃，阱电位僻很容易受到袜外界影响从设而发生跳变票。如果两个降hotw昨ell因为玉布局布线因限素必须放在笼一起，那这挪两个阱会跟坛P型衬底形忘成寄生的N芒PN结构提。当衬底有耕漏电流影响驾到这个寄生现NPN结构泉时，如果两理个hot冷well之挂间的P型衬撤底电位升高介（使得此寄纲生NPN结趣构之间的任遇一PN结正忠向导通）或哲者两个ho神twel娃l之一的电失位被拉低（柜当比两个h狮otwe柿ll之间的肤P型衬底低蝇，使得有P术N结正向导逐通）时，此架寄生NPN造结构有很大气可能会导通挺。此时如果从hotw昼ell的横芽截面积很大抓，那么此寄今生NPN结蚁构产生的电烧流会相当可腹观，孟对周边模块奶是极其危险腔的。陷单个hot缴well爬与两边的P矛型衬底男会形成寄生季的PNP结辞构，如果此狡结构中的某动一边P型衬惰底电位升高效，使得存在扫导通的PN苍结，那么此范寄生PNP债结构会导通忠，也会产生凉很大的电流状，对周边模为块产生很大裹的干扰，这隆是非常危险与的。恐这两个寄生粘的NPN和皂PNP通过苹衬底组成电召路后，如果共此电路中的蛙任一寄生结专构被开启，蜂产生的寄生束电流激活了绝电路中的另报一寄生BJ瓦T（即此电念路中的环路帜增益大于1柔）时，细那么此寄生轰电路就会一妨直存在并保眉持开启，从建而在衬底中使形成一条大冠电流通路，附扰乱芯片正肃常工作，在倾金属走线上嫩加上比正常评工作大无数凡倍的寄生电遣流，从而使烧金属连线被缸烧毁，进而央毁坏整个芯挑片。即发生贵闩锁（La军tch_u秋p）效应。药因为hot娃well熊是存在于芯救片内部的，肃在芯片Ta峡p_out截之后就会一抬直存在，是丘对整颗芯片胃的巨大隐患火。当发生闩求锁（Lat阳ch_up罩）之后，我数们无法从外国界通过调试首手段去保护筑芯片避免或探者断绝闩锁洗（Latc事h_up）邀的发生。彼所以芯片一帮旦发生闩锁颤（Latc速h_up）最，那此芯片黑的Tap_什out费用仙就会白白的律流失，届时筝既浪费了公复司的瞧资金，也会霸延期产品的怕上市时间，箩进而导致公墓司的利润亏波损，甚至可他能从此失去痛市场。既然旗hotw时ell存在准这么多的安右全隐患，但泰要满足电路装特性又不得籍不使用这样丧的结构的话寿，那我们在副绘制版图时投就应该救小心谨慎，普力求在芯片折中完全拒绝胡此类危害的毅发生，争取输Tap_o盈ut一次通湖过。洽4行.1.钳2笨高压器件的锤第枝五苏端宜此工艺可生诸产高压器件墨（18V/桑30V/4咏0V）和低字压器件（5愿V）外；高压器件链的类型都是阴一样的，但尼对于不同工帝作电压的器馋件具体结构秒有差异。以诊应用于18舟V高压的纲Asymm腿etric崇（非对称亏）犬PMOS绳为例讲解一作下高压器件殖在版图绘制式时的重点与度难点。18起V苗Asymm监etric浅（非对称启）轿PMOS近的剖面图如秀图4-1所座示，俯视图赶如图4-2否所示买。脾图4-1目18V倚Asymm痕etric脾PMOS投器件剖面图平图4-2挠18V析Asymm内etric例PMOS图器件俯视图造由器件剖面新图和截面图置可以看出，覆该瞒Asymm势etric蚂（非对称施）器件的源吩漏区域大小申不一样，并殖且器件的b角ulk也不忽再像是常用傻低压器件那椒样做成一个袋环状，将器庸件围住。高环压器件的b沸ulk是掠跟器件扩的源端做在谅一起。由于州高压器件结雄构的特殊性扛，所以器件馒的源漏区都矿是固定的，克不是像卵低压器件那邀样在版图布庄局布线时可锋以根据自己奋的实际需要毙对器件的源粪漏区进行任赴意指定。传并且由剖面所图可知，波此工艺的高俭压型器件是晓一个5端器印件，比低压哪器件多了一添个Nwel线l+ND（当一种N型注角入）的区域可，该区域是酱除开源/漏部/栅/背栅胡的第五端，圆器件具体版探图如图4-动3所示。案图4-3乖18V贵Asymm姐etric置PMOS揉器件实际版蚁图付在朋图4-3坛18V勇Asymm才etric拌PMOS谜器件实际版返图猪中，黄色意部分为Nw败ell（此蛇处为了能更境直观的看清借器件各个层惭次，对di苗splay蒸文件更改了雀Nwell迎的设置），调灰色的为N豆BL（N型城掩埋层），垄水摊蓝色为Pw束ell（此珠处的Pwe费ll实际为奏实心填充）阁，深蓝色为屿SN（N型串注入），红风色为SP（延P型注入）扛，青色为P软oly1。估结合图4-毁1与图4-洪2嘉可以羞更直观的理巴解该器件结宋构撇，朽源漏区除了篮相对叉poly1惧位置不一样惨以外，所处脸环境也不一句样。刃源区与漏区厉挨在一起并纤且做在Nw谱ell里面悄，漏区单独封做在一个瓶孤立的册Pwell丘里蔽面，这些地薯方可以体现筒器件的勇Asymm离etric专（非对称）刺性脱。何由图4-3召18V园Asymm舞etric脸PMOS定器件实际版相图隐可以看出，覆外圈的Nw蜂ell，即寺器件的第5简端并未通过副conta些ct、金属墨等直接引出粉连至节点。验所以高压器骆件的第5端把为一个隐藏理的端子，因每为器件的源询漏均做在此尚Nwell掏里面，所以带实际上器件麦的第5端减与源漏电位胞一致。虽然姨器件谊第5端为隐戒藏端口，但季是如果该类鱼型器件源端忆所接电位不竖一样，那么棋在实际动版图绘制时椒，是不能够灯将Nwel好l究拼接在一起捉的，不然在雾LVS验证腊时经常会产丢生让人费解植的错误恒。购4.2坛解决方案苗4若.畅2蜂.1浸不接Pow舅er的Nw晴ell影的解决方案蚂在4.1.现1中讲到不匀接Powe喷r的Nwe验ll很危险苦，既会形成听存在开启风律险的寄生B畅JT丝，严重时还释会显发生Lat穴ch_up射烧毁芯片，默所以针对此租类不接Po责wer的N甚well需览要特定的处战理方法。环方法1：当摆两个不同电晚位的Nwe君ll紧靠（邻因为此处讨沈论的是不接劳Power历的Nwel销l，但一般缘情况下Nw仆ell都是痛接Powe蓄r的，所以戒很容易出现砍两个不同电野位的Nwe蒙ll挨在一鼓起）时，应至尽量让两个完Nwell搜隔开，原则街上是越开越宁好，但出于挎版图面积考属虑，此处可挺以参照工艺突的drc规泡则，查看不酒同电势的N姨well之垂间的间距要蹲求。当Nw叶ell隔的糠距离较开后辈，可以在两趋个阱之间走邻线或者加入环做在Pwe今ll里面的任NMOS填连充，使版图挎看起来美观叛紧凑。野从原理上理凭解，当两个照阱隔开之后巡，实际是增虏大基区面积夺（此处以寄弊生NPN型监BJT为例蕉），降低B糟来实现减弱扩寄生BJT兽开启的风险咬。齐方法2：息不同工艺针渗对这种ho哀twel震l结构有具岗体的处理措权施，本项目桂所用工艺在陆drc规则绞中对hot荡well论做了具体的马规定，聪如图4-4调所示。吩图4-4痒drc规则神中对hot负well针的要求垄对于图4-偿4中的信息飞，灶cold情NW即指的勒一般情况下琴接Powe谅r的Nwe究ll，而h押otNW墨指的就是本顶次所说的不湖接Powe精r的Nwe乒ll。刺从上图可以拼看到，dr陕c设计规则陕要求hot除well蝴的外边缘距号离环内有源慈区（AA）谢的间距要求崖更宽，是c院oldN驶W的2.5采倍。通常我鹊们在版图上减按drc设坑计规则这么雅做了之后，职还需要在际hotw悼ell的外彻面加上一圈罩做在Pwe磨ll里面的滤衬底环作为肯隔离专（实际版图箱见图4-5其）安，这么做可喝以使百hotw累ell忽与cold粥well孔相隔较远，瘦且外圈的P握型衬底环有戚助于降低L翅atch_辅up等效寄句生电路中的擦衬底电阻值煌（Latc伴h_up等烘效电路图如片图厦4-6脑所示）倦，降低狭整个电路的绩环路增益大药于1的可能宪性。同时，披hotw寸ell结构闸的实质是所增大可能正好向导通的P地N结的N型师区域（此处害以寄生NP刘N型BJT锤为例）兽，即发射极蹄的面积。戏原理上BJ哄T发射极面伞积越小，浓缸度越高，B旺JT特性就馅越好，陡此处旨在削光弱寄生BJ屡T发射极的业特性。含这样从两方序面降低了L咐atch_包up发生的畏几率似，对版图可倦靠性有了更胜好的保障，厉但是这样做穿会导致芯片训面积的膨胀嘉，增加后续概的各项成本子，由此可见垦版图可靠性沟的保障是多叙么的重要。墨图厚4-好5戏加上Pwe险ll隔离环嫁的hot溪well模废块版图寸图足4-6灾寄生BJ踩TLat隶ch_up伟等效电路图策4必.恢2浊.1显高压器件的锻第五端的连尝接方式牺在4.1.思2中提到寇高压器件的迎第五端是存替在的，但是究没有通过实袖际的连接去父接到外界的厅某一个电位工，因为高压滤器件的第五预端本质上就篮是一个Nw营ell区域此，园在此区域中愚同时存在着迹会连接出去浙的源端和背绕栅端，又因鹿为高压器件亦源端紧挨着然背栅端，在降一般情况下铸源端与背栅清端的电位是倒一致的，所守以高压器件挎的第五端即溜Nwell曾的电位与源制端/背栅端竖相同。逢根据drc欢设计规则我盏们可以知道妻，无论是P陪well还烂是Nwel邀l，只要电幸位不一样是阀不能够接在享一起的，必歇须满足dr羡c设计规则轻上所规定的掌最小间距要滋求，这样F怪oundr郊y才能保证泛实际生产之鸭后的特性基河本与版图上惩所希望实现挺的一致。狡如果我们在发版图设计时西不小心将电爆位不一样的齿Nwell攻连接在了一谦起及，在进行L骑VS涝验证时就会东提示很多莫活名其妙的错鼻误洞。盼下面就以实壳际模块版图活来说明高压截器件第五端龄的正确连接誉方式。拦此处以LD绩O模块中的缓上偏置电流过镜为例。在咬电路中P型坊高压器件如赵图4-7所纠示。异图4-7电实际电路中面的P型高压娱器件连接方昂式征实际版图如僻图4-8所常示剩（为方便显驱示，此处更误改了Nwe棍ll的di拍splay艇显示方式）歼，可以看到迹两个器件的钢源端分开连制接，且连接散与电路一致吨，但是Nw扑ell却不而小心接在了梳一起。卡图4-8泰将器件第五坐端错误连接赔的器件版图佛下面我们对违该模块携进行LVS倘验证，看鼓会产生什么尿奇怪的错误蒙。篇该模块LV嘱S验证结果统如图4-9皆所示。异图4-9风将器件第五保端错误连接食的版图LV侍S验证结果出从图4-9熟可以看到，倡Calib朗re验证工忙具认为此处剑误把两跟连策线Vin和泛Vin1连盾接在了一起袖，即高压器候件的两个源脑端电位一致筒，但与电路宵图上的描述社不一致，所京以此处堤认为有sh治ort_c却ircui败t。为方便叨说明问题框，下面待只显示音版图中的苹部分层次站，如图4-矛10所示指。纺图4-10喂只显示部色分层次的版疫图浆在Cali监bre-R睬VE窗口中糖点击Ex