计算机组成原理 第三章 控制器

计算机组成原理第三章控制器第1页，共59页，2023年，2月20日，星期四3.4.1CPU的基本功能（3）时间控制对各种操作实施时间上的控制称为时间控制.各种指令的操作信号均受到时间的严格控制；一条指令的整个执行过程也受到时间的严格控制。（4）数据加工第2页，共59页，2023年，2月20日，星期四3.4.2CPU的组成一.运算部件

接受控制器命令进行算术逻辑运算。包括：(1)ALU

(2)输入逻辑(如:选择器或锁存器)

(3)输出逻辑(如:移位器)第3页，共59页，2023年，2月20日，星期四3.4.2CPU的组成基本运算部件：移位器选择器/锁存器选择器/锁存器选择命令选择命令选择命令选择命令操作数操作数初始进位ALU第4页，共59页，2023年，2月20日，星期四3.4.2CPU的组成二.寄存器组1.用于处理的寄存器（1）通用寄存器组一组可编程访问的、具有多种功能的寄存器。对用户来说是“看得见”的寄存器。

如：PDP-11中：R0、R1、R2……Intel8088：累加器AX、基址寄存器BX……（2）暂存器

用户不能直接访问的寄存器，用来暂存信息。对用户来说是“透明的”。第5页，共59页，2023年，2月20日，星期四3.4.2CPU的组成2.用于控制的寄存器（1）指令寄存器IR用于存放现行指令，其输出包括操作码信息、地址信息等，是产生微命令的主要依据：或直接产生微操作命令；或经过译码产生微操作命令；

或通过组合逻辑电路产生微命令；或参与形成微程序地址，通过取微指令形成微操作命令。第6页，共59页，2023年，2月20日，星期四3.4.2CPU的组成（2）程序计数器PC

提供读取指令的地址，又称为指令计数器。

（3）程序状态字寄存器PSW

表示CPU现在的基本状态，也就是现行程序的状态。

主要有：特征位（标志位）、程序优先级、工作方式及其它信息第7页，共59页，2023年，2月20日，星期四3.4.2CPU的组成3.用作主存接口的寄存器（1）地址寄存器MAR

读取指令时，CPU先将程序计数器PC的内容（指令所在存储单元地址码），送入MAR，再由MAR经系统总线或专用存储总线送往主存M。

读取操作数或存放操作数时，也是先将地址指针内容或地址计算结果送入MAR，再经总线送往主存。第8页，共59页，2023年，2月20日，星期四3.4.2CPU的组成（2）数据缓冲寄存器MBR

写入主存的数据先送至MBR，再经总线送往主存。

从主存中读出的数据，也由总线送入MBR，再经CPU内部总线送入指定的寄存器。MAR和MBR对于用户来说是“透明的”。第9页，共59页，2023年，2月20日，星期四3.4.2CPU的组成三.总线总线是一组能为多个部件分时共享的公共信息传送线路，可以分时接收与分配信息。总线是计算机连接各部件以实现基本信息传送而广泛使用的一种方式。第10页，共59页，2023年，2月20日，星期四3.4.2CPU的组成根据计算机系统的各级硬件组成，可将总线分为四类：1.CPU内部总线：对于简单的CPU：一组数据传送总线，用于连接CPU内的寄存器与算术/逻辑运算部件。又称为ALU总线。对于复杂的CPU：除了数据总线外，还有传送地址信息的地址总线。内总线的信息传送，由控制器发出的微操作命令进行控制管理。第11页，共59页，2023年，2月20日，星期四3.4.2CPU的组成2.部件内总线：

连接设备控制器、智能型接口等部件内部的微处理器、局部存储器等芯片的一组总线。一般包括地址线和数据线两组。由部件自身的时序信号或主机时序信号同步控制3.系统总线：连接计算机系统内各大组成部件（CPU、主存、I/O设备）的总线。第12页，共59页，2023年，2月20日，星期四3.4.2CPU的组成

按传送信息的性质，可将系统总线分为：（1）地址总线用来选择存储单元或外围接口。（2）控制总线提供逻辑支持、仲裁以及处理总线控制权的转移等。主要传送信号有：复位、申请、应答、有关状态、主存与I/O设备选择、读/写命令等。（3）数据总线传输数据。第13页，共59页，2023年，2月20日，星期四3.4.2CPU的组成4.系统外总线：

将一台计算机系统与其它设备相连接所需要的总线。比如：将一台计算机与某种通信设备相连接或将几台计算机系统连接起来，就需要一组通信总线。这组通信总线就称为系统外总线。第14页，共59页，2023年，2月20日，星期四

R0~R3R0~R3CDCDSPPCPSWMBR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMBR

IR

PC

SPPSWABDB控制逻辑系统总线第15页，共59页，2023年，2月20日，星期四3.4.2CPU的组成四.时序系统

产生周期节拍、脉冲等时序信号的部件，称为时序发生器，或称为时序系统。一个脉冲源：一组计数分频逻辑：又称主振荡器，提供CPU的时钟基准主振的输出经过一系列计数分频，产生时钟周期（节拍）或工作周期信号。振荡器分频器时钟脉冲工作脉冲时钟周期(节拍)第16页，共59页，2023年，2月20日，星期四3.4.2CPU的组成五.控制器其任务是根据控制流产生微操作命令序列，去控制指令功能所要求的数据传送，在数据传送至运算部件时完成运算处理。组合逻辑控制器微程序控制器第17页，共59页，2023年，2月20日，星期四3.4.2CPU的组成1.组合逻辑控制器综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现。执行指令时，由组合逻辑电路(微命令发生器)在相应时间发出所需微命令，控制有关操作。第18页，共59页，2023年，2月20日，星期四3.4.2CPU的组成（1）控制器组成

微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成PCOPD寻来自M送M或ALU+n送M第19页，共59页，2023年，2月20日，星期四微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成PCOPD寻来自M送M或ALU+n送M微命令发生器A.微命令发生器功能：产生全机所需的各种微命令控制最基本的操作(微操作)的命令电位型脉冲型构成微命令发生器：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。第20页，共59页，2023年，2月20日，星期四B.指令寄存器IR功能：存放现行指令。决定操作性质操作码字段操作数地址转移地址PC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器

IR地址码字段译码器微命令发生器地址形成部件寻D第21页，共59页，2023年，2月20日，星期四微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成PCOPD寻来自M送M或ALU+n送MC.指令计数器PC功能：指示指令在M中的位置。（PC）+n顺序执行：用地址形成部件产生的转移地址修改PC。微命令发生器PC转移执行:第22页，共59页，2023年，2月20日，星期四D.状态寄存器PSW功能：指示程序运行方式，反映程序运行结果。例.某机的PSWPC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器PC

IR

PSW工作方式

优先级

T

NZVC151211876543210第23页，共59页，2023年，2月20日，星期四C=1进位V=1溢出Z=1结果为0N=1结果为负T=1,执行跟踪程序（1）条件码反映程序运行结果工作方式

优先级TNZVC151211876543210（2）跟踪标志为程序查错设置的断点标志T。第24页，共59页，2023年，2月20日，星期四程序优先级高于外部优先级，不响应程序优先级低于外部优先级，可响应用户方式：禁止程序执行某些指令核心方式：允许程序执行所有指令（3）优先级为现行程序赋予优先级别，以决定是否响应外部中断请求。工作方式优先级TNZVC151211876543210（4）工作方式规定程序的特权级。PSW在CPU中，反映程序运行状态；控制/状态字在接口中,反映CPU命令、设备状态。第25页，共59页，2023年，2月20日，星期四E.时序系统功能：控制操作时间和操作时刻。PC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器PC

IR

PSW时序振荡器分频器时钟脉冲工作脉冲时钟周期(节拍)产生电位型微命令，控制操作时间段产生脉冲型微命令，控制定时操作第26页，共59页，2023年，2月20日，星期四a.取指令PCPC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器PC

IR

PSW时序(2)控制器工作过程地址M指令IR、译码(OP、寻址方式)（PC+n）PC第27页，共59页，2023年，2月20日，星期四b.取数(按寻址方式)立:PC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器PC

IR

PSW时序指令操作数有效地址M,取数R,取数直:寄存器号间:间接地址M,取有效地址寄存器号R,取有效地址变:形式地址变址量运算器计算有效地址第28页，共59页，2023年，2月20日，星期四c.执行(按操作码)PC微命令发生器微命令序列I/O状态控制台信息运行状态译码…...

PSW时序

IR地址形成OPD寻来自M送M或ALU+n送M微命令发生器PC

IR

PSW时序结果存储器/寄存器操作数运算器操作数第29页，共59页，2023年，2月20日，星期四3.4.2CPU的组成(3)组合逻辑控制方式的优缺点及应用●

产生微命令的速度较快。a.优缺点●

设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。●

不易修改、扩展指令系统功能。b.应用场合

用于高速计算机，或小规模计算机。第30页，共59页，2023年，2月20日，星期四3.4.2CPU的组成2.微程序控制器（3）微程序事先存放在控制存储器中，执行机器指令时再取出。（1）若干微命令编制成一条微指令，控制实现一步操作；（2）若干微指令组成一段微程序，解释执行一条机器指令；第31页，共59页，2023年，2月20日，星期四3.4.2CPU的组成六.CPU内部数据通路结构

1.单组内总线、分立寄存器结构特点：分立寄存器、1组单向数据总线、ALU是数据传送中枢移位器选择器选择器R0~RnR0~RnR0RnALU内总线第32页，共59页，2023年，2月20日，星期四3.4.2CPU的组成

2.单组内总线、集成寄存器结构特点：集成寄存器组、1组双向数据总线、ALU输入端设锁存器移位器锁存器锁存器ALU内总线R0Rn……第33页，共59页，2023年，2月20日，星期四3.4.2CPU的组成

3.多组内总线结构特点：有数据总线、控制总线、地址总线等移位器加法器乘除器寄存器段单元页单元地址驱动器双工收发器译码与排序控制ROM指令预译码指令队列32位有效地址总线内部控制总线实际地址总线32位指令预取ALU总线控制器运算器

地址控制数据第34页，共59页，2023年，2月20日，星期四3.5时序控制方式与时序系统在时序方面需要考虑的三个问题：1.操作与时序信号之间的关系，即时序控制方式。2.指令之间的衔接方式。3.如何形成所需的时序信号，即时序系统。第35页，共59页，2023年，2月20日，星期四3.5.1时序控制方式

时序控制方式是指操作与时序信号之间采取何种关系。就处理思想可分为同步控制和异步控制两大类。一.同步控制方式各项操作受统一时序控制。1.定义：2.特点：（1）时间分配：将操作时间划分为时间长度固定的时钟周期，每个时钟周期完成一步操作，例如一次相加。各项操作受统一时序控制。第36页，共59页，2023年，2月20日，星期四3.5.1时序控制方式

（3）各部件间的协调：各部件间的传送一般由CPU统一控制。3.优缺点：优：时序关系简单，时序划分规整，控制简单。缺：时间安排上有浪费。

（2）同步定时：许多操作需要严格地同步定时。第37页，共59页，2023年，2月20日，星期四3.5.1时序控制方式二.异步控制方式1.定义：（申请、响应、询问、回答）2.特点：在异步控制所涉及的范围内，没有统一的时钟周期划分与同步定时脉冲；各操作间的衔接和各部件之间的信息交换采用异步应答方式。各项操作按其需要选择不同的时间，不受统一的时钟周期（节拍）的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式。第38页，共59页，2023年，2月20日，星期四3.5.1时序控制方式例.异步传送操作●

主设备：申请并掌握总线权的设备。总线主从●从设备：响应主设备请求的设备。发/接接/发1）主设备向从设备提出询问，即向从设备提出传输要求。2）从设备回答准备好。

3）进行数据传送。4）传送完毕，主设备释放对总线的控制。应答过程：第39页，共59页，2023年，2月20日，星期四3.5.1时序控制方式3.优缺点：

时间安排紧凑、合理；控制复杂。4.实际应用时：

在CPU或设备内部用同步方式；在设备之间可以用同步或异步方式。第40页，共59页，2023年，2月20日，星期四3.5.2同步控制的时序系统1.时序划分层次——多级时序（1）指令周期

读取并执行一条指令所需的时间，称为一个指令周期。（不将指令周期视为时序系统的一级）（2）CPU工作周期（机器周期、基本周期）

在指令周期中的某一工作阶段所需的时间，称为一个工作周期。如：取指令、取源操作数、取目的操作数、执行等分别叫：取指周期、源周期、目的周期、执行周期等第41页，共59页，2023年，2月20日，星期四3.5.2同步控制的时序系统（3）时钟周期（节拍）

一个工作周期的操作需要分成几步完成，完成一步操作所需的时间称为一个时钟周期（又称为一拍）。

是时序系统中最基本的时间分段。（4）定时脉冲是节拍的控制脉冲，是时序系统中最基本的单位。

例如：可在每个时钟周期的末尾发一个定时脉冲，上升沿作打入（或传送），下降沿作周期切换。第42页，共59页，2023年，2月20日，星期四3.5.2同步控制的时序系统2.多级时序划分举例（1）二级时序指令周期时钟周期0时钟周期n……-工作脉冲-工作脉冲微程序控制器中用（2）三级时序指令周期工作周期0工作周期m……-工作脉冲-工作脉冲组合逻辑控制器中用时钟周期0……时钟周期n…………第43页，共59页，2023年，2月20日，星期四3.5.2同步控制的时序系统3.多级时序的形成mpT0T1ii+1i+2取指取数执行第44页，共59页，2023年，2月20日，星期四3.5.2同步控制的时序系统总线周期:

指经总线传送一次数据所用的时间,传送操作包括送地址、读/写等。一个总线周期通常包含几个时钟周期。第45页，共59页，2023年，2月20日，星期四3.6主机与外部的数据通路与信息传送控制方式3.6.1主机与外围设备间的连接方式一.辐射型（星型）

主机I/OI/OI/O早期：不易扩展主机

接口接口I/OI/OI/O现在：便于扩展第46页，共59页，2023年，2月20日，星期四二.总线型

主机接口

接口I/O

I/O

I/O便于扩展总线三.通道型

主机

通道通道I/OI/OI/O并行能力提高第47页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式一.直接程序传送方式用I/O指令编程实现信息传送。（程序查询）1.主机状态（程序组织）这种方式又称为查询-等待-执行方式。

启动I/O设备I/O准备好？NY执行I/0指令进行数据传送第48页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式2.外设状态空闲工作结束启动完成一次工作调用完再请求000110空闲：调用前，设备不工作；结束：调用后，设备完成工作。在接口中设置状态字表示这些状态。第49页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式3.优缺点硬件开销小；实时处理能力差,并行程度低。4.应用场合对CPU效率要求不高的场合，或诊断、调试过程。第50页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式二.程序中断方式1.中断的引入查询：程序并行操作主机外设空闲启动等待工作程序交换数据中断：主机程序外设空闲启动工作程序请求中断程序交换数据程序第51页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式2.中断的定义CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。3.中断的流程CPU内设置允许中断标志=1允许响应中断（开中断）=0不允许响应中断（关中断）第52页，共59页，2023年，2月20日，星期四3.6.2信息传送的控制方式3.中断的流程

开中断一条指令结束时有中断请求？NY继续原程序启动外设执行中断服务程序继续原程序响应返回第53页，共59页，2023年，2月20日，星期四4.硬件设置响应逻辑CPU禁止/允许设备请求设备工作完成5.应用场合用于中、低速I/O操作或处理复杂随机事态。判优逻辑请求逻辑屏蔽逻辑非屏蔽CPU送屏蔽字(动态改变设备优先级)设备提出请求判