电子线路设计

电子线路设计第1页，共88页，2023年，2月20日，星期二第1章

PADS2007概述

第2章PADSLogic设计准备第3章元件管理第4章设计与编辑第5章设置Logic的设计规则第6章报告、绘图与打印第7章网络表、注释与参照设置第8章PADSLogic的高级应用第9章Layout2007用户界面及无模命令第10章Layout2007基本设置第11章设置【Options】对话框第12章制作PCB封装及设置焊盘堆栈第13章设置Layout的设计规则主要内容及目标第14章元件布局第15章布线设计第16章工程设计更改第17章尺寸标注第18章检查设计中的错误第19章CAM输出第20章认识Router2007及其基本参数设置第21章Router中的布局、布线操作第22章Router中的错误检查、报告、打印、注释第23章Router的自动控制

通过本课程的学习，能完成电路原理图的绘制、PCB板的布线。第2页，共88页，2023年，2月20日，星期二除PROTEL99SE外，还有PADS，POWERPCB，ORCAD，AltiumDesigner，PCB-PROJECT，PCB-LYAONT，DXP等

从市场占有率来说，

Mentor公司现在最高，Cadence公司第二，Zuken

公司第三。单个的PCB工具，Allegro在中国高端用户中软件占有率应该是最高的，其次是PowerPCB、Protel

，在中国大陆使用人比较多。

1.1简单介绍EDA业界：第1章概述第3页，共88页，2023年，2月20日，星期二Mentor:

Mentor：boardstation(en)和expeditionpcb(wg)，以及收购来的

Pads(PowerPCB)。en是传说中的pcb无敌高手，那些只考虑工期不考虑成本，总是做8层～12层pcb的通讯和军工研究所必杀绝技。wg好像所有的bbs都同意这是地球上最好的布线工具。高端：WG2005（基于windows）最新版

EN2006(基于unix)；低端:PowerPCB，新名字叫PADS2005,最新的叫PADS2007，Cadence:

Cadence:concept/allegro和收购来的orcad。Allegro(高速板)。

Cadence公司收购了ORCAD，并将orcad的强项原理图设计capture

CIS和CADENCE原来的原理图设计concept

HDL，PCB工具allegro及其它信号仿真等工具一起推出并统称为CADENCE

PSD,现在叫SPB，最新版本16.0原理图工具：Capture和Concept，PCB工具：Allegro

Layout

Plus

Zuken:

日本Zuken

：高端产品cr5000,低端的叫CADSTAR

第4页，共88页，2023年，2月20日，星期二Protel与PADS的比较

Protel在库管理上确实要优于pads。

Protel原理最大的毛病就是不会自己连线。经常Move,m一下，线就断开了。需要修修补补，很烦人。不过，元器件多时，可以阵列网络标号，wire的功能挺好。Padslogic画线就不用担心这个问题，移动器件时，线就跟着移动了。

在布线上Protel就差的比较多了。多层板要不停的按*，还不累死。还是Pads的L命令来的方便。还有就是缩放，用惯了Pads的方式，感觉Protel活动量也太小了。不过，影响效率最大的还是推挤功能了。Pads的Router，画起线来真是方便啊。感觉PadsRouter半天的活，用Protel差不多得一天才能干完。

另外就是敷铜了。不得不说，Protel的方式要比Pads的差很多，每次打开文件时，稍大一些会很慢。这些软件各有利弊，要是能综合一下就好了。

第5页，共88页，2023年，2月20日，星期二1.2PADSLogic2007运行环境最低配置，书上表1-1.现在一般的计算机上都能安装。1.3安装PADS2007软件

安装过程中，主要是License破解。其他跟普通软件安装没有区别。(PADS2007安装过程)1.4PADSLogic2007软件界面

PADSLogic中交互操作过程:

PADSLogic使用标准Windows风格的菜单(Menu)命令方式，如弹出菜单(Pop-upMenus)、热键(ShortcutKeys)、工具条(Toolbars)和工具盒(Toolboxes)执行命令。第6页，共88页，2023年，2月20日，星期二标题栏菜单栏工作区选择过滤器工具栏原理图编辑工具栏项目浏览器标准工具栏输出窗口状态栏PADS2007界面线宽值栅格设置按鼠标右键第7页，共88页，2023年，2月20日，星期二工具条(Toolbars)和工具盒(Toolboxes)选择(Selection)工具盒设计(Design)工具盒这些图形代表了有效的命令，称为图标(Icons)第8页，共88页，2023年，2月20日，星期二主群组次群组主群组主群组项目浏览器结构：主对象群组和次对象群组其说明见书上表1-2工作空间无模命令(ModelessCommands)第9页，共88页，2023年，2月20日，星期二第2章PADSLogic设计准备2.1设置【Options】对话框选择【Tools】菜单【Options】命令设置【Options】对话框第10页，共88页，2023年，2月20日，星期二1设置【Global】标签页显示栅格的设置光标形式选择Diagonal选中的话这是一种点状的栅格，用于设计的辅助第11页，共88页，2023年，2月20日，星期二设计栅格的设置2设置【Design】标签页设计栅格(DesignGrid)指的是光标每移过一小格的距离，确定增加元件(Parts)和连线(Connections)的间隔和转角的位置原理图图纸及图表边框选择第12页，共88页，2023年，2月20日，星期二无模命令(ModelessCommands)栅格设置1.对于显示栅格(DisplayGrid)，键入字符GD（不区分大小写字母）。在字符窗口将显示一个直接(Modeless)命令，并显示GD字符2设置设计栅格(DesignGrid)键入字符G（不区分大小写字母）。在字符窗口将显示一个直接(Modeless)命令，并显示G字符第13页，共88页，2023年，2月20日，星期二3设置【Text】标签页和设置【LineWidths】标签页第14页，共88页，2023年，2月20日，星期二2.2设置显示配色第15页，共88页，2023年，2月20日，星期二2.3设置字体一旦确定所选的字体，在整个设计中的所有的文本都将更新为新的字体；不可使用撤销操作来切换原理图中的字体类型。若要回到先前选择的字体，则必须通过更改字体类型来实现。第16页，共88页，2023年，2月20日，星期二第3章PADS中元件管理这一章介绍在PADSLogic的元件编辑器(PartEditor)内，定义库内元件类型(PartType)的过程。在这一章中，您将学到：关于PADS的元件类型(PartType)。如何在PADSLogic的元件编辑器(PartEditor)中建立管脚封装(PinDecal)。如何在PADSLogic的元件编辑器(PartEditor)中建立CAE封装(CAEDecal)。如何在元件编辑器(PartEditor)，利用现有的元件建立新的元件类型(PartType)。3.1管理库PADSLogic中的库管理器(LibraryManager)用于全面管理设计原理图时所涉及的库文件。因此，先学习管理库。第17页，共88页，2023年，2月20日，星期二选择【File】菜单【Library】命令单击【CreateNewLib】按钮设置新建的库名称及所在目录库用于保存：Decal(封装)Part(元件)Lines(线)CAEDecal(CAE封装)Decal(封装)Part(元件)Lines(线)CAEDecal(CAE封装)创建新的库文件第18页，共88页，2023年，2月20日，星期二灵活利用管理器工具，可以进行添加、修改、删除、复制、保存等操作。选择所需的库选择所需的库选择所需编辑的元件类型单击相应操作新建编辑删除复制库文件的操作第19页，共88页，2023年，2月20日，星期二添加、移除库文件单击【ManageLibList…】按钮单击【Add】按钮选择*.olb文件第20页，共88页，2023年，2月20日，星期二使用通配符与表达式检索库中信息利用通配符与表达式设置所需的筛选信息，提高搜索效率通配符和表达式：74*74??74??08*08*08*[57]*[5-7]*[57]4HCT??74A[CH]*74A[!C-H]*[\\]*08第21页，共88页，2023年，2月20日，星期二管理库中的特征值单击设置【ManageLibraryAttributes】对话框

也可以创建一个新的特征值，重命名特征值，删除特征值。第22页，共88页，2023年，2月20日，星期二

在将元件添加到原理图之前，它必须是PADS库中的一个已经存在的元件类型(PartType)，当我们在库中找不到所需的元件时，就需要自己新建一个元件(即元件类型)。

元件类型是PADS特有的名词，由三部分组成：CAE封装(逻辑封装)、PCB封装、电气参数(如管脚号码和门的分配等)组成。元件类型(PartType)、CAE封装(逻辑封装)、PCB封装三者之间的关系3.2元件编辑器（PartEditor）元件类型(PartType)元件名称：2N2222逻辑封装：NPNPCB封装：TO-39逻辑封装(CAEDEcal)PCB封装(PCBDEcal)因此元件的CAE封装和PCB封装不是唯一的第23页，共88页，2023年，2月20日，星期二再例如7404的PADS元件类型(PartType)：元件类型(Parttype)名字：7404CAE封装(CAEDecal)：INVPCB封装(PCBDecal)：DIP14电参数：6个逻辑门(A到F)，使用14个管脚中的12个管脚，另有一个电源和一个地管脚。

可以在PADSLogic或PADS-Layout中建立元件类型(PartType)，但是在PADSLogic中仅仅能建立CAE封装(CAEDecal)、在PADS-Layout中仅仅能建立PCB封装(PCBDecal)。第24页，共88页，2023年，2月20日，星期二LogicPartEditor及各子模块的关系选择【Tools】菜单【PartEditor

】命令选择【Edit】菜单【PartTypeEditor

】命令或【CAEDecalEditor

】元件类型编辑器【PartTypeEditor

】CAE封装编辑器【CAEDecalEditor

】第25页，共88页，2023年，2月20日，星期二单击【New】命令可从编辑项目选择类型(SelectTypeofEditingItem)选：管脚封装编辑器(PinDecalEditor)CAE封装编辑器(CAEDecal)元件类型编辑器(PartType)另一种进入各模块或编辑器的方法第26页，共88页，2023年，2月20日，星期二建立管脚封装(PinDecal)管脚封装(PinDecal)是一个二维线(2Dline)符号，它代表管脚的逻辑功能。进入管脚封装编辑器(PinDecalEditor)通过选择工具/元件编辑器(Tools/PartEditor)进入元件编辑器(PartEditor)。在元件编辑器(PartEditor)内,选择文件/新建(File/New)从编辑项目选择类型(SelectTypeofEditingItem)选择管脚封装(PinDecal)，然后选择OK第27页，共88页，2023年，2月20日，星期二原点标记有两个用途，一是连线连接的点，另一个是移动或放置管脚封装(PinDecal)的原点。PNAME:放在这里指示管脚或功能的名字NETNAME:放在这里指示当在原理图中显示时的网络名字标记#E:放在这里指示管脚号码TYP:指示管脚类型(PinType)SWP:门交换值(GateSwapValues)现在将定义一个简单的管脚封装(PinDecal)，它们由一个横线和一个圆组成。这是一个典型的逻辑非符号。分一下几步：第28页，共88页，2023年，2月20日，星期二第29页，共88页，2023年，2月20日，星期二第30页，共88页，2023年，2月20日，星期二建立

CAE封装(CAEDecal)我们将使用CAE封装向导(CAEDecalWizard)以及手动创建87C256的元件类型(PartType)。进入CAE封装编辑器(CAEDecalEditor)：第31页，共88页，2023年，2月20日，星期二123CAE封装编辑界面第32页，共88页，2023年，2月20日，星期二1.在CAE封装向导(CAEDecalWizard)中建立CAE封装(CAEDecals)第33页，共88页，2023年，2月20日，星期二点击生成封装的某些管脚并不是所需要的，可以选择工具图标删除那些不需要的管脚。并选择其他工具命令进行添加、修改等操作第34页，共88页，2023年，2月20日，星期二添加新的端点(Terminals)第35页，共88页，2023年，2月20日，星期二使用分步(Step)和重复(Repeat)命令添加新的端点(Terminals)在添加了端点后，PADSLogic将依然保持在添加端点状态，下一个新的端点将继续粘附在光标上。如果管脚特别多时(如FPGA)采用这种一个又一个添加端点的方式，效率太低。因此可以使用分步和重复(StepandRepeat)功能快速地添加多个端点。第36页，共88页，2023年，2月20日，星期二修改端点(Terminals)

如果管脚不符合要求，就需要对CAE封装中的管脚进行修改。第37页，共88页，2023年，2月20日，星期二保存CAE封装(CAEDecal)第38页，共88页，2023年，2月20日，星期二绘制CAEDecal(逻辑封装)外形很多CAEDecal不是方形，因此需要一步一步人工完成。要建立一个CAEDecal，首先必须建立逻辑封装外形。现以7404

和CD4011为例，7404元件是由六个逻辑非门组成，CD4011元件是由4个逻辑与非门组成，具体建立步骤如下：3.在任意点点击鼠标左键，开始绘制二维图，在需拐角的地方点击鼠标左键，当多边形绘制完成回到起点时双击鼠标左键自动结束绘制。4.若所绘制的二维线需修改，按修改二维线(Modify2DLine)图标进行修改二维线7404例子第39页，共88页，2023年，2月20日，星期二添加新的管脚第40页，共88页，2023年，2月20日，星期二1.选择二维线绘图工具2.点击鼠标右键，在弹出菜单选择矩形(Rectangle)和正交（Orthogonal）绘图方式。3.在任意点点击鼠标左键，开始绘制二维图，终点单击鼠标左键自动结束绘制，绘制一个矩形。5.选中矩形，点击右键，弹出菜单，选择PullArc4.按修改二维线(Modify2DLine)图标进行修改二维线添加新的管脚CD4011例子第41页，共88页，2023年，2月20日，星期二建立新的元件类型(PartType)编辑电特性(ElectricalProperties)建立元件类型(PartType)的第一步是分配87C256CAE封装(CAEDecal)和分配一个26个管脚的PCB封装(PCBDecal)。1.选择文件/新建(File/New)。编辑项目的选择类型(SelectTypeofEditingItem)对话框将出现。12第42页，共88页，2023年，2月20日，星期二5.选择门(Gates)的表格，并且选择添加按钮，添加元件类型的第一个门。6.在CAE封装区域内双击鼠标左键，一个浏览(…)按钮将出现。456第43页，共88页，2023年，2月20日，星期二7.选择浏览(…)按钮，以便从\Libraries\preview库中选择一个CAE封装(CAEDecal)。8.从库的列表框中选择\Libraries\preview。9.在过滤器(Filter)区域键入87*，然后选择应用(Apply)按钮。87C256封装(Decal)将出现在未分配封装(UnassignedDecals)的列表中。10.通过从未分配封装(UnassignedDecals)列表中选择87C256封装(Decal)，并且选择分配(Assign)按钮，分配87C256封装(Decal)到元件类型(PartType)的门A(gateA)。这个封装(Decal)将移动到已经分配封装(AssignedDecals)的列表中。11.选择OK完成操作。第44页，共88页，2023年，2月20日，星期二分配PCB封装(PCBDecal)

如果还没有建立PCB封装，可以等建立好PCB封装后再分配。第45页，共88页，2023年，2月20日，星期二分配信号管脚(SignalPins)第46页，共88页，2023年，2月20日，星期二添加用户定义属性(Attributes)2.键入属性(Attributes)的名字，PARTDESC。按Tab键切换到属性值(AttributeValue)区域，并且键入32KX8BITCMOSEPROM/LATCH。3.再选择增加(Add)重复前面的步骤，增加这些属性(Attributes)和值(Values)4.当您完成了这些所有属性的添加后，选择OK，进入元件类型(PartType)的电参数(ElectricalParameters)输入第47页，共88页，2023年，2月20日，星期二对于门(Gates)分配管脚号码(PinNumbers)和管脚名称(PinNames)第48页，共88页，2023年，2月20日，星期二8.连续点击接下来的输出管脚(OutputPins)，管脚将被顺序分配为名称(PinName)为A1到A12。9.择剩余的输入管脚(InputPin)，并且分配名字从A2到A12。第49页，共88页，2023年，2月20日，星期二定义元件的最后一步是用相同的方式给其余的管脚名称(PinName)端点设置管脚号码(PinNumbers)。第50页，共88页，2023年，2月20日，星期二第51页，共88页，2023年，2月20日，星期二如果认为采用对于门(Gates)分配管脚号码(PinNumbers)和管脚名称(PinNames)方法麻烦费事方法2：可以直接在信号(Pins)中进行编辑第52页，共88页，2023年，2月20日，星期二保存元件类型(PartType)4.选择\Libraries\preview库。5.在文件名称字符(FileName)区域使用87C256_1替换新的元件。6.选择OK。注意：由于这个元件已经存在，因此将元件类型(PartType)改成87C256_1

。第53页，共88页，2023年，2月20日，星期二已经完成了87C256_1元件类型(PartType)。选择文件/退出元件编辑器(File/ExitPartEditor)，从元件编辑器(PartEditor)中退出返回到原理图编辑器(SchematicEditor)。已经在PADSL