数字逻辑与数字系统 第二版PPTLec9-2016

第九讲

数值比较器和算数运算电路数字逻辑与数字系统1数值比较器1.1位数值比较器(设计)

数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数A、B。

输出：FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B数值比较器1位数值比较器输入输出ABFA>BFA<BFA=B00011011BA=FBA>BA=FBA<ABBA+=FBA=001010100001数值比较器3集成数值比较器74LS85(1.)集成数值比较器74HC85的功能74HC85的引脚图

74HC85是四位数值比较器，其工作原理和两位数值比较器相同。74HC85的示意框图数值比较器输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL用两片74HC85组成8位数值比较器（串联扩展方式）。高位片输出集成数值比较器的位数扩展输入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0输出:FBA>FBA<FBA=低位片B3A3~B0A0B7A7~B4A4用4片74HC85组成16位数值比较器（串联扩展方式）。高位片

输出低位片B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12电路的工作速度如何提高？-----并联扩展方式。集成数值比较器的位数扩展用74HC85组成16位数值比较器的并联扩展方式。B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12输出集成数值比较器的位数扩展2算术运算电路算术运算电路11011001+011010011

@在两个1位二进制数相加时，不考虑低位来的进位的相加

---半加

@在两个二进制数相加时，考虑低位进位的相加

---全加加法器分为半加器和全加器两种。半加器全加器1、半加器和全加器两个4位二进制数相加:（1）1位半加器（HalfAdder）

不考虑低位进位，将两个1位二进制数A、B相加的器件。

半加器的真值表

逻辑表达式1000C011110101000SBA

半加器的真值表图4.5.1（b）BABAS+==ABC=AB

逻辑图算术运算电路（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。111011101001110010100000CiSiCi-1BiAi算术运算电路（1）串行进位加法器如何用1位全加器实现两个四位二进制数相加？

A3

A2A1

A0+B3

B2

B1

B0=?低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。2、多位数加法器11011001+0110100110算术运算电路定义两个中间变量Gi和Pi：Gi=AiBi

（2）超前进位加法器

提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。定义第i位的进位信号（Ci

）：Ci=Gi＋Pi

Ci-1

算术运算电路

4位全加器进位信号的产生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3

（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)[Gi=AiBiCi=Gi＋Pi

Ci-1

集成超前进位产生器74LS182逻辑图逻辑符号算术运算电路超前进位集成4位加法器74LS283

74HC283逻辑框图

74HC283引脚图算术运算电路74HC283逻辑框图算术运算电路4.超前进位加法器74HC283的应用例1.用两片74HC283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。算术运算电路8421码输入余3码输出1100例.用74HC283构成将8421BCD码转换为余3码的码制转换电路。8421码余3码000000010010001101000101+0011+0011+0011CO算术运算电路3减法运算

在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。这里只讨论数值码，即数码中不包括符号位。运用全加器采用加补码完成减法运算A-B转换为A加B的补码算术运算电路1）AB0的情况。2）AB<0的情况。

结果表明，在A–B0时，如加补进位信号为1，所得的差就是差的原码。在A–B<0时，如加补的进位信号为0，所得的差是差绝对值的补码。A=0101，B=0001A=0001，B=0101

10100

01100

算术运算电路减法器的电路要求:2、无论A、B的大小关系如何，运算结果要是差值的绝对值的原码。1、A-B变换为A加B的补码的加法运算在A–B

0时，如加补进位信号为1，所得的加补和就是差的原码。----将加补的和数直接作差值输出.在A–B

<0时，如加补的进位信号为0，所得的加补和是差绝对值的补码。----将加补的和数求补,作差值输出.算术运算电路在A–B0时，加补进位信号为1，所得的差就是差差绝对值的原码。C0=1,将加0000后输出D3D