计算机组成原理-第四版课后习题答案(完整版)

计算机组成原理_第四版课后习题答案(完整版)2第一章解：模拟计算机的特点：数值由连续量来表示，运算过程数字计算机的特点：数值由数字量(离散量)来表进行。算机和通用计算机。通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、3指令系统规模和机器价格等因素。(略)主要组成部分解：冯.诺依曼型计算机的主要设计思想是：存储程序和程存储程序：将解题的程序(指令序列)存放到存储器程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设令字4解：存储容量：指存储器可以容纳的二进制信息的数量，量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地理的数据，则称数据字。解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计。5解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的据信息。解：内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。6适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作。解：系统软件包括：(1)服务程序：诊断、排错等(2)语言程序：汇编、编译、解释等(3)操作系统(4)数据库管理系统用途：用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能(略)7算机设计会产生什么影响P1.6。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和用这种分级的观点来设计计算机，对保证产生一个良好的系统结构是有很大帮助的。这种转化的媒介是什么(略)角度和计算机系统的层次结构来寿命你的观点。(略)第二章1.写出下列各数的原码、反码、补码、移码表示(用8位二进制数)。其中MSB是最高位(又是符号位)LSB是最8低位。如果是小数，小数点在MSB之后；如果是整数，小(1)-35/64(2)23/128(3)-127(4)用小数表示-1(5)用整数表示-1(-35/64)10=(-100011/1000000)2=(-100011×2-110)2=(-0.100011)2=1.0111001[x]补=1.0111010[x]移=0.0111010：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)29=0.0001011[x]补=0.0001011=1.0001011(3)先把十进制数-127写成二进制小数：(-127)10=(-1111111)2=1.0000000[x]补=1.0000001=1.0000001[x]补=1.0000000=0.0000000=11111110[Y]补=11111111[Y]移=011111113.有一个字长为32位的浮点数，阶码10位(包括1位阶符)，用移码表示；尾数22位(包括1位尾符)用补码表最大数的二进制表示；最小数的二进制表示；(3)规格化数所能表示的数的范围；(4)最接近于零的正规格化数与负规格化数。解：(1)11111111110111111111111111111111(2)11111111111000000000000000000000(3)11111111110111111111111111111111~01111111111000000000000000000000(4)00000000000000000000000000000001~000000000011111111111111111111114.将下列十进制数表示成浮点规格化数，阶码3位，用补码表示。(1)27/64(2)-27/64解：(1)27/64=11011B×=0.011011B=0.11011B×(2)-27/64=-11011B×=-0.011011B=-0.11011B×(1)X=0.11011Y=0.00011(2)X=0.11011Y=-0.10101(3)X=-0.10110Y=-0.00001解：(1)先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补=00.00011[x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110(2)先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补=11.01011[x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110(3)先写出x和y的变形补码再计算它们的和[x]补=11.01010[y]补=11.11111[x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001(1)X=0.11011Y=-0.11111(2)X=0.10111Y=0.11011(3)X=0.11011Y=-0.10011解：(1)先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.00001[-y]补=00.11111[x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010X-Y=+1.1101B(2)先写出x和y的变形补码，再计算它们的差[x]补=00.10111[y]补=00.11011[-y]补=11.00101[x-y]补=00.10111+11.00101=11.11100(3)先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.01101[-y]补=00.10011[x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110X-Y=+1.0111B7.用原码阵列乘法器、补码阵列乘法器分别计算X×Y。(1)X=0.11011Y=-0.11111(2)X=-0.11111Y=-0.11011解：(1)用原码阵列乘法器计算：[x]补=0.11011[y]补=1.00001(0)11011×)(1)00001----------------------------------(0)11011(0)00000(0)00000(0)00000(0)00000(0)(1)(1)(0)(1)(1)-----------------------------------------(1)0010111011[x×y]补=1.0010111011∴x×y=-0.1101000101(1)X=0.11000Y=-0.11111(2)X=-0.01011Y=0.11001解：(1)[x]原=[x]补=0.11000[-∣y∣]补=1.00001----------------------+[|y|]补0.11111------------------------------------------------------------------+[|y|]补0.11111----------------------解：(解：()将+[|y|]补0.11111----------------------+[|y|]补0.11111----------------------阶码、尾数均用补码表示,完成下列取值的[X+Y]，[X-Y]运(1)X=×0.100101Y=×(-0.011110) (2)X=×(-0.010110)Y=×(0.010110)1yy=×(-0.111100xy1，11.000100[-y]浮[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000②尾数相加相加减00.10010100.100101+11.00010000.111100------------11.10100101.100001相+--------------[x+y]浮=1101,11.101001左规[x+y]浮=1100,11.010010[x-y]浮=1101,01.100001右规[x-y]浮=1110,00.1100001=1110,00.110001(2)[x]浮=1011，11.101010[y]浮=1100，00.010110[-[ΔE]补=[Ex]补+[-Ey]补=1011+0100=1111②尾数相加相相加相减11.110101(0)11.110101(0)+00.010110+11.101010--------------------------------00.001011(0)11.011111(0)xy,00.001011(0)左规[x+y]浮=1010,00.1011000[x-y]浮=1100,11.011111(0)13.某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达(1)串行进位方式(2)并行进位方式解：(1)串行进位方式：C2=G2+P2C1C3=G3+P3C2C4=G4+P4C3C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2GG4，P1-P4表达式与串行进位方式相同。(1)写出第5位的进位信号C6的逻辑表达式；(2)估算产生C6所需的最长时间；(3)估算最长的求和时间。解：(1)组成最低四位的74181进位输出为：C4=G+PC0，C0为向第0位的进位C6=y5+x5C5=y5+x5y4+x5x4C4(2)设标准门延迟时间为T，"与或非"门延迟时间为C延迟时间为：T+2×1.5T=4T(3)最长求和时间应从施加操作数到ALU算起：第一片74181有3级"与或非"门(产生控制参数x0，y0Cn+4),第二、第三片74181共2级反相器和2级"与或非"门(进位链)，第四片74181求和逻辑(1级"与或非"门和1级半加器，其延迟时间为3T)，故总的加法时间为：T=3×1.5T+2T+2×1.5T+1.5T+1.5T+3T=14TC16位定点补码运算器，能实现下述功能：(1)A±B→A(2)B×C→A,C(高位积在寄存器A中)(3)A÷B→C(商在寄存器C中)解：设计能完成加、减、乘、除运算的16位定点补码运算加减乘除A被加数→和数→余数数同左初始为0被除部分积→乘积(H)除B加数被乘数CC--乘数→乘积(L)商：A：累加器(16位)，具有输入、输出、累加功能及双B：数据寄存器(16位)，具有输入、输出功能；C：乘商寄存器(16位)，具有输入、输出功能及双向第三章(1)该存储器能存储多少个字节的信息？(2)如果存储器由512K×8位SRAM芯片组成，需要多少(3)需要多少位地址作芯片选择？1M×32/8=4MB(2)(1000/512)×(32/8)=8(片)(3)需要1位地址作为芯片选择。2.已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：(1)每个模块板为1024K×64位，共需几个模块板？(2)个模块板内共有多少DRAM芯片?(3)主存共需多少DRAM芯片CPU如何选择各模块板m=÷=64(块)nn=(/)×(64/16)=16(片)1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过6：64译码器译码产生片选信号对各模块板进行(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：(1)组成64K×32位存储器需存储芯片数为N=(64K/16K)×(32位/8位)=16(片)(2)依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。T=2ms，则异步则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tmaxtmax＝15.5-0.5=15(μS)对全部存储单元刷新一遍所需时间为tRtR＝0.5×128=64(μS)7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位RAM域，起始地址为6000H,假定RAM芯片有和(1)画出地址译码方案。(2)将ROM与RAM同CPU连接。解：(1)依题意，主存地址空间分布如右图所示，可选用号,方案如下:?(2)用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线周期τ=10ns.问顺序存储器和交叉和交叉存储器读出8个字的时间分别是：tt2=mT=8×100ns=8×10(s)tt1=T+(m-1)=100+7×10=1.7×10(s)W2=q/t2=512÷(8×10)=64×10(位/S)W1=q/t1=512÷(1.7×10)=301×10(位/S)次，主存完成存取的次数为80求cache/主存系统的效率和平均访问时间。h=nc/(nc+nm)＝2420÷(2420＋80)＝0.968ta＝0.968×40＋(1-0.968)×240＝46.4(ns)r＝240÷40＝6cache的效率为ee/[r＋(1－r)×0.968]＝86.2％Cache/主存系统平均访问时间为50ns，求Cache的命中率：h=(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位如页面大小为4KB，则页表长度是多少M页表长度为1GB÷4KB＝230÷212=218=256K列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。用列表LRU替换策略时的命中率。：命中率为15．从下列有关存储器的描述中，选择出正确的答案：Cache;16．从下列有关存储器的描述中，选择出正确的答案：A．在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得B．在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；C．存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户访问不是分配给他第四章ASCll为32位，指令字长为12位，是否合理？为什解：指令字长设计为12位不是很合理。主存单元字长为32余下4位可作为ASCII码的校验位(每个ASCII码带一位校验位)，这样设计还是合理的。2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以解：这台计算机最多可以设计出256-m-n条单操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特解：指令格式及寻址方式特点如下：②操作码OP可指定=64条指令；③RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器(可分别指定16个寄存器之一)；④这种指令格式常用于算术逻辑类指令。4．指令格式结构如下所示，试分析指令格式及寻址方式特解：指令格式及寻址方式特点如下：②操作码OP可指定=64条指令；③RS型指令，两个操作数一个在寄存器中(16个寄存器之一)，另一个在存储器中；5．指令格式结构如下所示，试分析指令格式及寻址方式特解：指令格式及寻址方式特点如下：②操作码OP可指定=16条指令；X程序计数器，请在下表中第一列位置填入适当的寻址方式②相对寻址③变址寻址④基址寻址⑤间接寻址⑥基址间址寻址7．某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。解：40条指令需占用操作码字段(OP)6位，这样指令余K地址空间，设寻址模式(X)2位，形式地址(D)8位，X=01立即寻址D字段为操作数KX=11相对寻址有效地址E=(PC)＋D(可寻址64K个存储单元)其中RX为变址寄存器(16位)，PC为程序计数器(16位)，在变址和相对寻址时，位移量D可正可种操作码,采用页面寻址、立即、直接等寻址方式。CPU中高位部分与形式地址部分拼接成有效地址。问：(1)指令格式如何安排？(2)主存能划分成多少页面每页多少单元(3)能否增加其他寻址方式？解:(1)依题意,指令字长32位，主存1M字，需20位地设有单地址指令、双地址指令和零地址指令，现只讨论前二种指令。Mode=00时为立即寻址方式，指令的23－0位为Mode=01时为直接寻址方式，指令的19－0位为Mode1=01时为寄存器直接寻址方式，操作数S=(Rn)；Mode1=11时为寄存器间址寻址方式,有效地址Mode2=00时为立即寻址方式，指令的13-0位为Mode2=01时为页面寻址方式；Mode2=11时为变址间址寻址方式,E=((Rn)+D)。(2)由于页面寻址方式时，D为14位，所以页面大小(3)能增加其它寻址方式，例上述间址方式、变址间14.从以下有关RISC的描述中，选择正确答案。A.采用RISC技术后，计算机的体系结构又恢复到早期的B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。C．RISC的主要目标是减少指令数，提高指令执行效率。D．RISC设有乘、除法指令和浮点运算指令。15.根据操作数所在位置，指出其寻址方式(填空)：(1)操作数在寄存器中，为(A)寻址方式。(2)操作数地址在寄存器，为(B)寻址方式。(3)操作数在指令中，为(C)寻址方式。(4)操作数地址(主存)在指令中，为(D)寻址方式(5)操作数的地址，为某一寄存器内容与位移量之和可以是(E，F，G)寻址方式。址第五章(1)保存当前正在执行的指令的寄存器是(指令寄存器IR)；(2)保存当前正要执行的指令地址的寄存器是(程序计数器PC)；(3)算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器DR)。2．参见下图(课本P166图5.15)的数据通路。画出存数流程图，其含义是将寄存器R1的内容传送至(R2)为地址的主存单元中。标出各微操作信(R3)，RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。200ns,T2=400ns,T3=200ns,试画出解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1=T3=200ns，T2=400ns，所以主脉冲源的频率应为f=1/T1=5MHZ。为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储解：微指令条数为：(4-1)×80+1=241条：256×32位=1KB执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进试以指令码(A，B，H，D，E，F，G)为输入变量，写M=GS3=H+D+FS2=1C=H+D+(E+F)yI控制信号如下表所示。指令的控制字段为8位，请安排微指令的控制字段格解：经分析，(e,f,h)和(b,i,j)可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如11.已知某机采用微程序控制方式，其控制存储器容量为512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微(1)微指令中的三个字段分别应为多少位？(2)画出围绕这种微指令格式的微程序控制器逻辑框(l)假设判别测试字段中每一位作为一个判别标志，那么(48－4－9)=35位。(2)对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字段，后两部分组成微指令寄存器。地址转移是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志(某一位为1)，其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移(此例微指令的后继地址采用断定方式)。12．今有4级流水线分别完成取值、指令译码并取数、运今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问：(1)流水线的操作周期应设计为多少？(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。(3)如果在硬件设计上加以改进，至少需推迟(1)流水线的操作时钟周期t应按四步操作中最长时间来ADDR1,R2,R3;R2+R3→R1SUBR4,R1,R5;R1-R5→R4两条指令在流水线中执行情况如下表所示:数据相关，不能读到所需数据，只能等待。如果硬件上(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，15．用定量描述法证明流水计算机比非流水计算机具有更解：衡量并行处理器性能的一个有效参数是数据带宽(最大吞吐量)，它定义为单位时间内可以产生1/T1。又设Pm是相当于P1m段流水处理器延迟时间相同延迟的若干段形成的，则T1≈mTc因16.流水线中有三类数据相关冲突：写后读(RAW)相关；读后写(WAR)相关；写后写(WAW)相关。判断以下三组指令各存在哪种类型的数据相I2ADDR2，R1；(R2)+(R1)→R2(2)I3ADDR3，R4；(R3)+(R4)→R3I4MULR4，R5；(R4)×(R5)→R4I6MULR6，R7；(R6)×(R7)→R6解：(1)写后读(RAW)相关；(2)读后写(WAR)相关，但不会引起相关冲突；(3)写后读(RAW)相关、写后写(WAW)相关17．参考教科书图5.42所示的超标量流水线结构模型，现I1LADR1,B;M(B)→R1,M(B)是存储器单元I2SUBR2,R1;(R2)－(R1)→R2I3MULR3,R4;(R3)×(R4)→R3I4ADDR4,R5;(R4)＋(R5)→R4I5LADR6,A;M(A)→R6,M(A)是存储器单元I6ADDR6,R7;(R6)＋(R7)→R6请画出：(1)按序发射按序完成各段推进情况图。(2)按序发射按序完成的流水线时空图。解：(1)第六章1．比较单总线、双总线、三总线结构的性能特点。3.用异步通信方式传送字符"A"和"8"，数据有7位，偶校C：校验位S：停止位8．同步通信之所以比异步通信具有较高的传输频率,是因为同步通信____。A信号；C.用一个公共时钟信号进行同步；D.各部件存取时间比较接近。式对____最敏感。A.菊花链方式B.独立请求方式C.电路故障D.计数器定时查询方式字符传送速率为____。A.960B.873.C.1372D.48011．系统总线中地址线的功能是______。12．系统总线中控制器的功能是______。14.PCI是一个与处理器无关的_____，它采用____时序协议和____式仲裁策略，并具有____能力。A.集中B.自动配置C.同步D.高速外围总线15.PCI总线的基本传输机制是____传送。利用____可以实现总线间的____传送，使所有的存取都按CPU的需要出现A.桥B.猝发式C.并行D.多条E.猝发式17．PCI总线中三种桥的名称是什么桥的功能是什么(1)接两条总线，使总线间相互通信；(2)是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同(3)利用桥可以实现总线间的卒发式传送。19．总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图。解：分五个阶段：请求总线、总线仲裁、寻址(目的地址)、信息传送、状态返回(错误报告)。读数据的同步时序图为：假设一个总线周期等于一个总线时钟周期，总线时钟频率线带宽用Dr表示，总线时钟周期用T=1/f表Dr＝T/D=D×1/f＝8B×70×106/s=560MB/第七章1.计算机的外围设备是指()AB.外存储器C.输入/输出设备及外存储器D.除了CPU和内存以外的其他设备2．打印机根据印字方式可以分为()和()两大类，在 ()类打印机中，只有()型打印机能打印汉字，请从案中选择填空。A．针型打印机B.活字型打印机C.击打式D.非击打式解：设读写一块信息所需总时间为Tb，平均找道时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：Tb=Ts＋TL＋Tm。假设磁盘以每秒n因而一旦读写头定位在该块始端，就能在Tm≈(n/rN)秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=(1/2r)秒，由此可得：为230mm，共有275道。问： (1)磁盘存贮器的容量是多少？ (2)最高位密度与最低位密度是多少？ 数据传输率是多少？ 少？ (5)给出一个磁盘地址格式方案。解： (1)每道记录信息容量=12288字节每个记录面信息容量=275×12288字节4×275×12288字节=13516800字节 (2)最高位密度D1按最小磁道半径R1计算(R1=115mm)：D1=12288字节/2πR1=17字节/mmR2=R1+(275÷5)=115+55=170mmD2=12288字节/2πR2=11.5字节/mm (3)磁盘传输率C=r·Nr=3000/60=50周/秒N=12288字节(信道信息容量)C=r·N=50×12288=614400字节/秒 (4)平均等待时间=1/2r=1/(2×50)=10毫秒 (5)磁盘存贮器假定只有一台，所以可不考虑台号地址。道。假定每个扇区记录1024个字节，则需要12288下地址格式：待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间另外，使用CPU更新信息所需时间为4ms,并且更新时间同输入输出操作不相重叠。试问： (1)盘上全部数据需要多少时间？ (2)若磁盘及旋转速度和数据传输率都提高一倍，更解：(1)磁盘上总数据量=1000×3000B=3000000B读出全部数据所需时间为3000000B÷500B/ms=6000ms重新写入全部数据所需时间=6000ms所以，更新磁盘上全部数据所需的时间为：2×(平均找道时间+平均等待时间+数据传送时=2(30+120+6000)ms+4ms=12304ms(2)磁盘机旋转速度提高一倍后，平均等待时间为60ms；数据传输率提高一倍后，数据传送时间变为：3000000B÷1000B/ms=3000ms更新全部数据所需时间为：2×(30+60+3000)ms+4ms=6184ms17.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024×768，颜色深度为24位，帧频 (刷新速率)为72HZ，求： (1)刷新存储器的存储容量是多少？ (2)刷新存储器的贷款是多少？解：(1)因为刷新存储器所需存储容量=分辨率×每个像素点颜色深度∴1024×768×3B≈4MB (2)因为刷新所需带宽=分辨率×每个像素点颜