数电基础总复习课程课件

数字电子学基础总复习1一、 教学目标

《数字电子学基础》是电子类及其他相关各专业的一门必修的技术基础课，通过本课程的学习使学生掌握逻辑代数基础和数字集成电路的基本原理与特性，掌握组合逻辑电路和时序逻辑电路分析与设计的一整套理论和方法，熟悉编码器、译码器、运算器、比较器、计数器、存储器等常用数字逻辑部件的功能与特点，培养其综合运用能力，为《计算机组成原理》、《计算机体系结构》、《计算机接口技术》、《计算机网络与通信》、《数字集成电路设计》等后续相关课程的学习奠定理论基础，为未来的工程设计与应用打下良好的实践基础。2二、教学内容第一章 布尔代数与逻辑函数第二章 逻辑门电路第三章 组合逻辑电路第四章 集成触发器第五章 同步时序逻辑电路第六章 异步时序逻辑电路第七章 半导体存储器第八章 可编程逻辑器件（PLD）第九章 EDA3总复习4

2.8逻辑变换

2.2逻辑代数的基本公理及基本定理

2.4逻辑函数的表示及逻辑演算

2.6逻辑函数的卡诺图化简法

2.7逻辑函数的Q-M表化简法

2.5逻辑函数的公式化简法主要内容2.1逻辑代数的基本运算2.3逻辑代数的基本规则及基本公式第一章 布尔代数与逻辑函数5逻辑代数的基本定理(律)对偶A*0=0A*1=AA*A=AA*(A+B)=AA*B=B*AA*(B*C)=(A*B)*CA+BC=(A+B)(A+C)A*A=0A=AAB=A+B8.结合律

A+(B+C)=(A+B)+C1.01律

A+1=12.同一律

A+0=A3.重叠律

A+A=A6.吸收律

A+AB=A7.交换律

A+B=B+A9.分配律

A(B+C)=AB+AC4.互补律

A+A=1

5.否定律A=A10.反演律

A+B=A*B

（摩根律）—（扩展）6逻辑代数的常用公式1.A+AB=A+B(消元)2.A+AB=A(消项)4.AB+AC+BC=AB+AC（冗余定理）3.AB+AB=A(并项)7逻辑函数的公式化简法并项法消项法消元法配项法AB+AC+BC

=AB+ACA+AB=A+BA+AB=AA+A=AAB+AB=BA=A+AA=A+ABAB+AC=AB+AC+BC

8逻辑函数的卡诺图化简法9最小项最小项为1时，输入变量的值十进制数iABC00000011010201131004101511061117

最小项10最大项最大项为0时输入变量的值十进制数iABC00000011010201131004101511061117

最大项110000000100110010011001110101010011001101111111101010101110011000格雷码0000010110101101111011000000132675400189111014151312011242527263031292801016171918222321201104849515054555352111565759586263616010140414342464745441003233353438393736ABCDEF六变量卡诺图12卡诺图法化简步骤建立该逻辑函数的卡诺图按最大范围合并最小（大）项—确定素项寻找实质素项（剔除非实质素项）确定最小实质素项集—与（或）项数目最少每个与（或）项所包含的变量最少这些与（或）项应包含逻辑函数的所有最小（大）项，构成该逻辑函数的最小闭覆盖。写出该逻辑函数的最简表达式（最小实质素项集）13例:CD

AB00011110001010011111111011100100

14例:F=Σm(0,4,5,7,9,12,13,14)=Π(1,2,3,6,8,10,11,15)其中a为非实质素项（冗余项）110111111110110010110100ABCDbdcea=Σ(b,c,d,e)=Σ(a,b,c,d,e)15逻辑变换与或式：或与式：与非—与非式：或非—或非式：与或非式：161)最简与或2)与非—与非3)或与4)或非—或非5)与或非17第二章 逻辑门电路

二极管、三极管、MOS管的开关等效及开关特性；

TTL逻辑门的电路组成、工作原理、电气特性（传输特性、输入特性、输出特性）及逻辑扩展；CMOS门的组成原理及逻辑扩展。18VON=0.7V截止状态导通状态二极管的开关等效

NMOS管的转移特性

19三极管的开关等效OFFONEBC三点断开EBC三点接通Vcc/RCIceβIbeIce0Ice0.3vVce0.3—VccVceVccVce0.7vVbe0.6vVbe0vVbe饱和区放大区截止区CBEEBC20输入级分相级输出级TTL基本门钢–74系克列212.输洒入负载特赔性1.传缩慧输特性vth22带缓冲凶极的CMO错S与非门带缓冲据极的CMOS或非门23第三章副组合刻逻辑电啄路组合逻辑翁电路的一受般分析方沸法和设计党步骤；常用逻后辑部件聋如编码寸器、译密码器、充运算器熊、比较俩器、多腐路数据倡选择器惊、代码肃转换器帐、奇偶典发生器洒/奇偶强校验器戚及典型MSI的功能、鸟特点及应港用；采用典封型MSI进行组握合逻辑好设计的道原理与碑方法；组合网络物中的竞争役冒险问题车及其消除首。24逻辑抽象实际问题真值表逻辑图化简变换最简表达式适当形式的表达式用SSI实现用MSI实现

逻辑化简功能判断

逻辑变换公式化简逻辑表达式卡诺图化简真值表设计步锐骤分析方法25全加器

一

位

全

加

器

真

值

表

输入

输出

Ai

Bi

CI

CO

S

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

26利用卡峡诺图化荣简为：

SCO27

SCO利用卡诺太图化简为庸：28多位加畅法器串行进位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行进午位加法降器的最猴大缺点折是速度译慢，29多位加务法器串行进位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行进位浅加法器的违最大缺点拢是运算速苦度慢，每哗次运算需厚要四个全纷加器的传招输时间;提高运算察速度的方闷法是先行偏进位。30四位全加器CIA0A1A2A3B0B1B2B3COS0S1S2S374LS28331有使能的建3/8线姿译码器7犬4LS1仰38功能表74LS138A0A1A2S13274153多路数绩据选择沿器33第四章耕集成触发拼器触发器的倦时序分析计方法；RS、店D、T欢、JK触发器的榴功能及特杠点;状态表章、状态损图、状呼态方程萝、时序棍图和激误厉表席的既运用及炮相互转劲换；主从工恳作方式争及维持京阻塞线按路克服土空翻的残原理。34&&QG1G2与非门舰构成的脉基本RS触发器当=1，=0时，Q=0，=1当=0，=1时，Q=1，=0当=0，=0时，Q=1，=1信号消失后状态不确定，基本RS触发器的抚电路结构寨与工作原乘理记忆置位复位基本RS触发器特性表原态次态禁用（禁用！腐）置位复位当=1，=1时，Q=Q，=稳态35触发器的得逻辑功能花及描述方低法S=1,R=001S=0,R=1S=,R=0S=0,R=同步RS触发器的特性方程1.同步RS触发器2.酸D触发器D触发器的特性方程01D=0D=0D=1D=1363.她JK触发器JK触发器的栋特性方程JK触发器纤的状态转暖换图01J=,K=0J=0,K=J=1,K=J=,K=1KJ

Qn0

00

01

11

10

0

0

1

1

0

1

1

1

0

0

4.绸T触发器T触发器月的特性方者程01T=0T=0T=1T=137触发器故的特性拦表RSQn+100Qn01110011╳DQn+10011╳00010101Qn11Qn+1SDRDQn1Qn0Qn+1TQn11001110Qn00Qn+1JK38第五章盐同步竞时序逻祝辑电路同步时序仙逻辑电路陵的模型；同步时削序逻辑战电路分侧析的一买般方法企；常见时序形逻辑电路赶如：各种牢进制计数担器、移位舍型计数器下、序列产搂生器、序阻列滤波器轧等的功能樱、特点与价应用；同步时序返逻辑电路卷设计的一象般步骤；逻辑描述哈、状态定唉义、状态持化简、状懂态分配、助激励方程员求解及爹逻辑电路怜的工程实呆现；异步时序彻逻辑电路水分析与设旦计的方法驰和特点。39列系统（谦即刻）输牌出方程列驱动方浸程列系统状杂态方程列系统状临态表画系统碗状态（诞时序）换流程图判断时序股逻辑功能旗（读图）时序逻辑分析方丧法：40同步时序逻需辑设计步骤逻辑描述风（状态图准）状态化撑简状态编码状态求解(通过卡诺雷图求状态酷方程)驱动方程兔求解（选FF、求驱动方雀程）画逻辑图41状态化头简：先按输入/输出相醉同分类纵，再按到昨达的新技状态相咬同分类非，逐次寻找除等价类的麦过程叫状颜态化简。等价状态：在相同香的输入锈下具有属相同的栏输出、渣并且到省达的敲新状态价也相同伐的状态拦集合。42状态化为简：00CP·XZABCD00000010101111原始状态图110000000110简化状态图43状态化简览：D/1A/0DD/1A/0CC/0A/0BB/0A/0A10原始状态表C’/1A/0C’C’/0A/0BB/0A/0A10简化状态表*Q—现态；Q’—次态44状态编码筐：××/×××/×1110/100/01010/000/00101/000/00010/Z110000000110简化状态图45状态求娱解10

1000

101010××

11××

11××1100

0100

01100100

0010

000000101010XQ1XQ2X1XQ1X0461.若选用JK:2.若选用D:3.若选用T:47741蜂61功能表C

PE

PE

T工作状态0置零10预置数1101保持110保

持（C=0）1111计数

D0D1D2D3

Q0Q1Q2Q3EPETCP74161

计数输入进位输出487416院0功能表

D0D1D2D3

Q0Q1Q2Q3EPETCP74160计数输入进位输出C

PE

PE

T工作状态0置零10预置数1101保持110保

持（C=0）1111计数49第六章异步时馋序逻辑剂电路异步时禁序逻辑萄电路分鞭析与设外计的特知点50第七章微半导体存哨储器RAM然、RO停M的结构般、原理坑及使用词方法;PROM轨、EPR垄OM、E2PRO亲M、F顽LAS耐H原理与塑应用。51ROM—ReadOnlyMemor立y(掩膜ROM)PRO命M--献-Progr牧amma茅bleROM艇(可编程ROM)EPR洒OM-拜--Erasa赴blePRO星M距(可擦除眯可编程ROM练)E2PRO吹M—Elect漏ricl忌lyErasa畜blePRO巾M(电可擦定除可编辱程ROM吗)静态RAM（SRA纳M—S笋tat填ic组Ran潜dom羡Ac移ces电sM勤emo廊ry）动态RAM（DRA冶M--胸Dyn且ami悲cR扎and品om涉Acc穴ess但Me沃mor增y）Fla甘sh奔Mem童ory只读存略储器：随机存取柄存储器RAM52RAM的结构和旧工作原理随机存驰取存储荷器RAM53只读存沃储器ROM稠—ReadOnlyMemor件y固定只祖读存储魂器ROMROM电路包含及：地址译允码器、相存储矩壶阵、输合出缓捐冲器54可编程只凭读存储器付（PROM）常用符号与门输出恒等于零的与门或门互补输出的缓冲器三态输出的缓冲器55PRO偿M阵列图A1A0WiD3D2D1D000

0000001

1000110

2010011

31001A1A0D3D2D1D0与固定或编程56第八章取可编夕程逻辑厨器件（PLD）PLA踩、PA慰L、G彻AL的结构猎、原理悔与应用兰。57第八章倦可编程逻野辑器件8.1概述8.2PLD(Prog赶ram狂mab倚leLogi养cDevi鱼ce哨)可编程吸逻辑器练件8.3PLA（Progr绣amma由bleLogicArray)可编程逻勉辑阵列8.4PAL(Progr宫amma疤bleArrayLogic气)可编程烧阵列逻担辑8.5GAL（Gener辞alArra星yLogi毒c)通用阵列南逻辑8.6EPLD(Eras薄abl钻eProg扑ram付mab罩leLogi殖cDevic爹e)可擦可编柏逻辑器件8.7FPGA(Fiel楼dProgr甩amma唯bleGateArra和y)现场可守编程门曲阵列58PROM阵列图A1A0WiD3D2D1D000

0000001

1000110

2010011

31001A1A0D3D2D1D0与固定或编程59A1A0WiD3D2D1D00