控制单元设计

控制单元设计第1页，共108页，2023年，2月20日，星期一10.1硬布线控制器(组合逻辑控制器)组合逻辑线路指令译码器节拍电位/脉冲发生器微操作控制信号指令寄存器IR结果反馈信息M1MiT1TkI1ImC1CnB1Bj启动/停止时钟/复位第2页，共108页，2023年，2月20日，星期一10.1.1硬布线控制器基本原理微操作控制信号的函数表达式：

C=ƒ(Im·Mi·Tk·Bj)

例：读主存信号C3------

(RD)取指令在M1被激活或LDAADDANDM3

C3=M1+M3（LDA+ADD+AND）C3=T2M1+T1M3（LDA+ADD+AND）第3页，共108页，2023年，2月20日，星期一硬布线控制器基本原理微操作控制信号的函数表达式：

åå···=immjkinIBTMC)(第4页，共108页，2023年，2月20日，星期一10.1.2设计过程列出所有机器指令的流程图；找出产生同一微操作控制信号的条件；写出各微操作控制信号的布尔表达式；化简各表达式；利用电路或门阵列实现。第5页，共108页，2023年，2月20日，星期一微命令与微操作…打开或者关闭控制门的控制信号为微命令微命令是控制信号最小，最基本的单位微命令带来的执行部件的动作称为微操作互斥性微命令相容性微命令第6页，共108页，2023年，2月20日，星期一图中相斥性的微操作有：(+、–、M)(4、6、8)(5、7、9)图中相容性的微操作有：1、2、3(4、6、8)与(5、7、9)两组中各取一个任意组合ALUCy操作数X操作数Y左路开关选择R1R2R3DR123468579-M+第7页，共108页，2023年，2月20日，星期一分析下列CPU中的互斥性控制信号(从数据通路和逻辑上考虑)DR→BUSLDIR第8页，共108页，2023年，2月20日，星期一

2.微操作的节拍安排采用

同步控制方式CPU内部结构采用非总线方式一个

机器周期

内有

3

个节拍（时钟周期）C2控制信号

MDRPC

MARIRACCU时钟ALU………C1C5C9C0C10C3C7C4C6C12C11C8标志控制信号第9页，共108页，2023年，2月20日，星期一

(1).安排微操作时序的原则原则一微操作的先后顺序不得随意更改原则二被控对象不同的微操作尽量安排在一个节拍内完成原则三占用时间较短的微操作尽量安排在一个节拍内完成并允许有先后顺序第10页，共108页，2023年，2月20日，星期一(2).取指周期微操作的节拍安排PCMARM(MAR)MDRMDRIR(PC)+1PC原则二原则二原则三(3).间址周期微操作的节拍安排M(MAR)MDRMDRAd（IR）T0T1T2T0T1T21ROP(IR)IDAd(IR)MAR1R第11页，共108页，2023年，2月20日，星期一(4).执行周期微操作的节拍安排①CLA②COM

③SHRT0T1T2T0T1T2T0T1T2AC0AC0L(AC)R(AC)0ACACAC第12页，共108页，2023年，2月20日，星期一④CSL⑤STP⑥ADDX⑦STAXR(AC)L(AC)AC0ACnT0T1T20GT0T1T2T0T1T2T0T1T2Ad(IR)MARM(MAR)MDR(AC)+(MDR)ACAd(IR)MARACMDRMDRM(MAR)1R1W第13页，共108页，2023年，2月20日，星期一⑧LDAX⑨JMPX⑩BANXT0T1T2Ad(IR)MARM(MAR)MDRMDRACT0T1T2T0T1T2Ad(IR)PC1RA0•Ad(IR)+A0•

PCPC第14页，共108页，2023年，2月20日，星期一(5).中断周期微操作的节拍安排T0T1T20MARPCMDRMDRM(MAR)硬件关中断向量地址PC中断隐指令完成1W第15页，共108页，2023年，2月20日，星期一3、组合逻辑设计步骤(1).列出操作时间表T2T1T0FE取指JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记PCMAR1RM(MAR)MDR(PC)+1PCMDRIROP(IR)ID1IND1EXII间址特征第16页，共108页，2023年，2月20日，星期一

组合逻辑设计步骤列出操作时间表T2T1T0

IND间址JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记Ad(IR)MAR1RM(MAR)MDRMDRAd(IR)1EXIND间址周期标志第17页，共108页，2023年，2月20日，星期一T2T1T0EX执行JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记Ad(IR)MAR1RM(MAR)MDRACMDR(AC)+(MDR)ACMDRM(MAR)MDRAC0AC组合逻辑设计步骤列出操作时间表1W第18页，共108页，2023年，2月20日，星期一组合逻辑设计步骤列出操作时间表T2T1T0FE取指JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记PCMAR1RM(MAR)MDR(PC)+1PCMDRIROP(IR)ID1IND1EXII1111111111111111111111111111111111111111111111第19页，共108页，2023年，2月20日，星期一组合逻辑设计步骤列出操作时间表T2

IND间址T1T0JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记Ad(IR)MAR1RM(MAR)MDRMDRAd(IR)1EXIND11111111111111111111第20页，共108页，2023年，2月20日，星期一组合逻辑设计步骤列出操作时间表T2T1T0EX执行JMPLDASATADDCOMCLA微操作命令信号状态条件节拍工作周期标记Ad(IR)MAR1RM(MAR)MDRACMDR(AC)+(MDR)ACMDRM(MAR)MDRAC0AC1W1111111111111第21页，共108页，2023年，2月20日，星期一(2).写出微操作命令的最简表达式=FE·T1+IND·T1(ADD+STA+LDA+JMP+BAN)+EX·T1(ADD+LDA)M(MAR)MDR=T1{FE+

IND(ADD+STA+LDA+JMP+BAN)+EX(ADD+LDA)}第22页，共108页，2023年，2月20日，星期一(3).画出逻辑图特点

思路清晰简单明了

庞杂调试困难修改困难

速度快&&&11&&&&&≥FEINDEXLDAADDJMPBANSTAT1M(MAR)MDR（RISC）&&第23页，共108页，2023年，2月20日，星期一4、硬布线控制器特点组成的网络复杂；无规则；设计和调试困难；不可改变指令系统和指令功能适用于VLSI速度快第24页，共108页，2023年，2月20日，星期一1.假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。答：组合逻辑设计的微操作命令：取指：

T0：PC→MART1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→微操作形成部件

执行：T0：SP→MART1：M[MAR]→MDRT2：MDR→PC,SP+1→SP

课堂练习与思考：第25页，共108页，2023年，2月20日，星期一2.写出组合逻辑控制器完成STAX（X为主存地址）指令发出的全部微操作命令及节拍安排；

T0PC->MAR1->RT1M(MAR)->MDR(PC)+1->PCT2MDR->IROP(IR)->ID

T0Ad(IR)->MAR1->WT1ACC->MDR

T2MDR->M(MAR)

课堂练习与思考：第26页，共108页，2023年，2月20日，星期一3．数M在A寄存器中，数N在内存某单元内，请写出实现F=2M-N，并将结果保存在A寄存器的微操作序列，并加以注解（设加法器ADDER的两个输入来自A、B寄存器）。

答案：实现该功能的微操作序列如下：（1）P0：A←2A；2M送A寄存器（2）P1：B←MBR；取N送B寄存器（3）P2：ADDER←非B，CIN←1；非N+1送加法器P3：ADDER←A，ADD；2M送加法器（4）P4：A←ADDER；2M–N送A寄存器课堂练习与思考：第27页，共108页，2023年，2月20日，星期一CU采用组合逻辑设计，因微操作控制信号全部由硬件产生，所以速度快，可用于构成高速的RISC机和巨型机。它的缺点：（1）逻辑实现复杂（2）不易扩展和修改。采用微程序设计方法可克服上述缺点。它是利用程序设计及存储逻辑的概念，称为微程序设计技术。它解决了设计的规整性问题，它将不规则的微操作命令变成了有规律的微程序，使控制单元的设计更科学合理。存储逻辑又解决了可修改问题，简化了控制器的设计任务，即不易出错成本又较低；缺点是操作速度比较低。10.2微程序设计第28页，共108页，2023年，2月20日，星期一10.2.1微程序设计思想的产生1951英国剑桥大学教授Wilkes完成一条机器指令微操作命令1微操作命令2微操作命令

n……微指令110100000微指令n微程序00010010存储逻辑一条机器指令对应一个微程序……存入

ROM第29页，共108页，2023年，2月20日，星期一1、微程序控制概念一条指令的处理包含许多微操作序列这些操作可以归结为信息传递、运算将这些操作所需要的控制信号以多条微指令表示执行一条微指令就给出一组微操作控制信号执行一条指令也就是执行一段由多条微指令组成的微程序10.2.1微程序控制的基本原理第30页，共108页，2023年，2月20日，星期一程序微指令微程序第31页，共108页，2023年，2月20日，星期一微程序控制器——基本概念程序机器指令1机器指令2机器指令i机器指令n……..………微指令2微指令1微指令i微指令n……..……..微程序第32页，共108页，2023年，2月20日，星期一

2、微指令基本格式1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE¢

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD¢

LDAR

LDDR

P1

顺序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

控制字段(微命令字段）

(下地址字段)第33页，共108页，2023年，2月20日，星期一微指令格式…

操作控制字段操作控制字段直接给出多种微操作的控制信号顺序控制字段用于控制微程序的执行顺序包括判断逻辑字段和直接地址字段

直接地址字段存放下一条微指令的地址判断逻辑非零，则按约定好的规则，根据状态修正直接地址字段，从而得到下一条微指令的地址

第34页，共108页，2023年，2月20日，星期一控制字段测试字段下址字段

微指令周期取微指令周期

取指令周期？控制存储器与主存差异？第35页，共108页，2023年，2月20日，星期一10.2.2微程序控制单元及工作原理1.机器指令对应的微程序M+1MM+2P+1KK+2PP+2K+1…取指周期微程序对应LDA操作的微程序对应STA操作的微程序间址周期微程序中断周期微程序第36页，共108页，2023年，2月20日，星期一2、微程序控制器组成原理框图控制存储器地址译码微地址寄存器OP地址转移逻辑P字段控制字段微命令信号微命令寄存器指令寄存器IR状态条件AR

IR

第37页，共108页，2023年，2月20日，星期一3、取指令微程序取指令取指令的微指令(简称取指微指令)地址送μAR，并自动启动控制存储器进行读操作，将读出的微指令送IR，执行微指令,读取指令到IR第38页，共108页，2023年，2月20日，星期一4、执行指令微程序执行指令：根据IR中指令的功能，产生该指令微程序入口地址，微程序入口地址送入AR，读CS，读出的微指令送IR、(下址字段送AR)，控制字段的微命令控制完成一组微操作同时由微地址产生逻辑或微指令下址字段形成下条微指令地址，按取微指令，执行微指令过程重复执行完微程序实现指令的功能第39页，共108页，2023年，2月20日，星期一5、执行指令微程序…

采用微程序控制的计算机的工作过程是执行微指令序列的过程。微指令控制了取指令操作，多条微指令实现了指令的功能。而微指令中的微命令使执行部件完成微操作，计算机的工作过程是执行程序的过程，微观看，是执行指令的过程，再微观一点看，是执行部件进行微操作的过程第40页，共108页，2023年，2月20日，星期一

6、微程序存放示意图下址字段地址…

…

1000XXXX0111XXXX0110XXXX0101XXXX0100XXXX0011XXXX0010XXXX0001XXXX0000操作控制字段…

HALT64STA(R1)，R0

63JO7562ADDR0，(81)61LADR0，(80)60控制存储器CS取指微指令加法微程序取数微程序存数微程序转移微程序0000000001100000000000110010主存储

第41页，共108页，2023年，2月20日，星期一十进制加法（例）BCD码4bit表示十进制0123456789作加法时必须校验8+6＝148+2＝103+6＝95+2＝78+6+6=20高位进位

8+2+6＝16>15高位进位

3+6+6＝15<＝15不产生进位

5+2+6＝13<＝15不产生进位

第42页，共108页，2023年，2月20日，星期一PC→AR→RAM→DBUS→DR→IRPC+1P1R1+R2→R2R2+R3→R2R2-R3→R2P2Cy=1

Cy=0

R3=6

第43页，共108页，2023年，2月20日，星期一第一条微指令PC→AR→ABUS→DBUS→DR→IRPC+1LDARRDLDDRLDIRPC+1000000000000111111234567891011121314151617101819000020212223RDLDDRLDIRLDARPC+1P1直接地址第44页，共108页，2023年，2月20日，星期一第二条微指令R1→XR2→YX+YX+Y→R2R1→X

R2→Y

+LDR2010100100100000001234567891011121314151617001819100120212223LDR2R1→X+直接地址R2→Y第45页，共108页，2023年，2月20日，星期一010001001100000001234567891011121314151617011819000020212223LDR2R2→XR3→Y+P2直接地址R2→XR3→YX+YX+Y→R2R2→XR3→Y+LDR2第三条微指令第46页，共108页，2023年，2月20日，星期一010001001001000001234567891011121314151617001819000020212223LDR2R2→XR3→Y-P1P2直接地址R2→XR3→YX-YX-Y→R2R2→XR3→Y-LDR2第四条微指令第47页，共108页，2023年，2月20日，星期一机器指令与微指令的关系机器指令对应一个微程序，这个微程序由若干微指令组成，一个微指令又包含多个微操作机器指令与内存储器有关，微指令与控制存储器有关每一个CPU周期对应一条微指令第48页，共108页，2023年，2月20日，星期一10.2.2微指令设计有利于缩短微指令字长度有利于减少控制存储器容量有利于提高微程序执行速度有利于对微指令进行修改有利于提高微程序设计的灵活性第49页，共108页，2023年，2月20日，星期一1、微命令编码直接表示法编码表示法混合表示法第50页，共108页，2023年，2月20日，星期一⑴直接表示方法微指令中每一位代表一个微命令简单直观，便于输出控制，字长太长，控制存储器容量大

.1234567891011121314151617181920212223操作控制顺序控制LDR1LDR2LDR3R1→XR3→YR2→XR2→YDR→XR1→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址第51页，共108页，2023年，2月20日，星期一⑵编码表示方法字段直接译码法字长短，控制存储器容量小，增加了译码电路

.1234567891011121314151617181920212223操作控制顺序控制直接地址译码.译码.译码.微命令P1P2Pn第52页，共108页，2023年，2月20日，星期一3、微地址形成方法计数器法

PC

下地址字段法第53页，共108页，2023年，2月20日，星期一微程序控制器——设计技术⑴计数器方式：设置一个微程序计数器μ

PC，在顺序执行微指令时，后继微指令地址由现行微地址加上一个增量来实现。遇到转移时，由微指令给出转移微地址。第54页，共108页，2023年，2月20日，星期一微程序控制器——设计技术用计数器方式实现的微程序控制单元结构μOP转移部分控制存储器μPC

指令寄存器入口地址及转移地址产生器条件码

状态标志

第55页，共108页，2023年，2月20日，星期一微程序地址字段格式的设计第一种方式：将微指令的地址字段（顺序控制字段）分成两部分：转移控制字段BCF和转移地址字段BAF。

μOPBAFBCF

其中转移地址字段给出转移用部分微地址，转移控制字段用于规定后继微地址是顺序执行还是非顺序执行。第56页，共108页，2023年，2月20日，星期一微程序控制器——设计技术返回地址寄存器μOPBAFBCF控制存储器μPC译码器转移控制网络1∧&○1置初值返回地址BAF指令OP+1+1条件满足外部条件BCF=101第57页，共108页，2023年，2月20日，星期一微程序控制器——设计技术BCF=000，顺序执行微指令，后继微地址为μPC+1。BCF=001，机器指令操作码产生后继微地址的微命令，后继微地址由OP变换后产生。BCF=010，无条件转移微指令，将BAF送μPC。BCF=011，条件转移微指令，后继微指令地址由转移条件的测试结果确定。BCF=100，测试循环微指令，后继微地址由测试循环条件确定。BCF=101，转微子程序微命令，后继微地址即微子程序入口微地址由μPC与BAF字段组合形成。BCF=110，返回微命令。第58页，共108页，2023年，2月20日，星期一微程序地址字段格式的设计第二种方式：在微指令格式中，将微操作控制字段和转移地址字段重叠使用。如果顺序执行微指令，该微指令只有微操作控制字段和转移控制字段，没有转移地址字段，下一条微指令地址由μPC+1来确定；如果是转移微指令，因为该位置不执行任何微操作，只是改变微程序的流程，所以可以用微操作控制字段给出下一条要执行的微指令地址，并把微地址放在μPC中。第59页，共108页，2023年，2月20日，星期一微程序控制器——设计技术计数器方式的优点是微指令字较短，便于编写微程序，后继微地址产生机构比较简单；缺点是执行速度低，原因是计数器方式不易直接实现对应于各个测试条件的多路转移，而微程序的主要特点是存在大量的分支。第60页，共108页，2023年，2月20日，星期一微程序控制器——设计技术⑵断定方式（下址字段法）所谓断定方式是指后继微指令地址可由设计者指定或由设计者指定的测试判断字段控制生产。在这种方式中，当微程序不产生分支时，后继微指令地址直接由微指令的顺序控制字段给出；当微程序出现分支时，按顺序控制字段给出的测试判别字段和状态条件来形成后继微地址。这种方式因为要在微指令格式中设置一个字段用来指明下一条要执行的微指令地址，所以也称为下址字段法。第61页，共108页，2023年，2月20日，星期一微程序控制器——设计技术用断定方式实现的微程序控制单元结构指令寄存器IRPLA微地址修改逻辑+控制存储器μAR下址μIR测试条件码状态标志第62页，共108页，2023年，2月20日，星期一微程序控制器——设计技术μOP测试判别下址2400下址01按地址转移10按Z转移11空如：采用断定方式的微指令格式如下：第63页，共108页，2023年，2月20日，星期一微地址微命令测试下址0000A0000010001B0000100010C0101000011E1010100100D0000110101H0010000110L0010010111P0010011000I0010111001M0011101010F0011001011J0011011100G0000001101K0000001110N0011111111O000000第64页，共108页，2023年，2月20日，星期一4、微指令格式水平型微指令（一次能并行多个微操作的指令）

控制字段判别测试字段下地址字段000原寄存器目的寄存器其他001左输入源编址右输入源编址ALU010寄存器编址存储器编址读写其他011测试条件垂直型微指令寄存器数据传送型运算控制型访问主存型条件转移型第65页，共108页，2023年，2月20日，星期一微程序控制器——设计技术⑴水平型微指令：一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令。基本特征：微指令字较长一条微指令能控制数据通路中多个功能部件并行操作。微命令的编码简单，尽可能使微命令与控制门之间具有直接对应关系。格式如下：控制字段判别测试字段下地址字段第66页，共108页，2023年，2月20日，星期一微程序控制器——设计技术⑵垂直型微指令：在微指令中设置微操作码字段，采用为操作码编译法，由操作码规定为微指令的功能，在一条微指令中只有一、两个微操作命令称为垂直型微指令。基本特征：微指令字短。微指令的并行操作能力有限，一条微指令只能控制数据通路中的一、两个信息传送。微指令编码比较复杂，全部微命令组成一个微操作码字段，经过完全译码，微指令的各个二进制位与数据通路的各个控制点之间完全不存在直接对应关系。第67页，共108页，2023年，2月20日，星期一5、水平型与垂直型微指令比较水平型微指令并行操作能力强，效率高，灵活性强水平型微指令执行一条指令的时间短由水平型微指令指令的微程序，有微指令字较长，微程序短，垂直型号字长短，微程序长。水平型不便于用户掌握，垂直型与指令相似，易于掌握。第68页，共108页，2023年，2月20日，星期一微程序控制器特点设计规整，设计效率高易于修改、扩展指令系统功能；结构规整、简洁，可靠性高；速度慢访存频繁执行效率不高用于速度要求不高、功能较复杂的机器中。特别适用于系列机

第69页，共108页，2023年，2月20日，星期一硬布线与微程序控制器比较硬布线控制器执行速度快微程序控制器每条微指令都需要从控制存储器中读取一次，大大影响了速度，硬布线控制取决于电路延迟。硬布线控制器设计复杂，代价昂贵微程序控制器设计简单，便于维护修改

第70页，共108页，2023年，2月20日，星期一(例）某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。

a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。

第71页，共108页，2023年，2月20日，星期一解：分析表格，（e,f,h）和（b,i,j）对于任何一条微指令，都是相斥性微操作，即不可能在同一个CPU周期中同时发生这些操作，因此可分别组成两个小组或两个字段，然后进行译码产生这六个微命令信号。剩下的a,c,d,g四个微命令信号可进行直接控制，其整个微指令控制字段组成如下：

第72页，共108页，2023年，2月20日，星期一10.3微程序控制器单元设计举例设计一个微程序控制器，主要用微程序设计的方法来设计其微操作序列形成部件。一般可归纳为下列四个步骤：①拟定各条机器指令的操作流程图，写出其微操作序列；②根据全机的微操作序列选用微指令的编码设计方案；③根据各条机器指令的功能编制出相应的微程序；④把已编好调试好的微程序写入一个可高速读出的只读存储器中。我们还是以前模型机的千条指令为例，来说明微程序控制器的设计过程。1．列出各条机器指令的微操作序列根据指令流程，列出各条机器指令的微操作序列如下：（1）清除累加器指令CLA的微操作序列（PC）→AR：指令地址送地址寄存器。（PC）→BUS，BUS→MAR（AR）→ABUS，RD：指令地址送地址总线，并发读命令。

第73页，共108页，2023年，2月20日，星期一

MAR→ABUS，RDDBUS→MDR，（PC）+1→PC：读出指令以数据总线送数据寄存器，程序计数器加1送PC。(MDR)→IR→ID：读出指令送指令寄存器并译码OP→μAR：操作码经微指令地址形成部件送微地址寄存器。O→AC：“0”送累加器，即清除累加器。（2）加法指令ADD的微操作序列（PC）→MAR：同前（MAR）→ABUS，RD：同前DBUS→MDR，（PC）+1→PC：同前（DR）→IR→ID：同前OP→μAR：同前IR（ADDR）→MAR：指令中操作数地址送地址寄存器。这里采用直接地址。(MAR)→ABUS,RD:操作数地址送地址总线，并发读命令。DBUS→MDR：读出的操作数送数据寄存器。（MDR）→ALU：读出的操作数送算/逻部件。（AC）→ALU：累加器中的数送算/逻部件。

第74页，共108页，2023年，2月20日，星期一ADD：加法命令。HALT（V=1）：回溢出位V=1时，停机。ALU→AC（V=0）：当溢出位V=0时，运算结果送累加器。（3）送存累加器指令STA（即将AC中的内容按指令中给出的操作数地址存入存储器）的微操作序列。（PC）→MAR：同前PC→BUS，BUS→MAR（MAR）→ABUS，RD：DBUS→MDR，（PC）+1→PC（MDR）→IR→IDOP→μARIR（ADDR）→MAR：同前，采用直接地址（MAR）→ABUS：存放操作数的地址送地址总线。（AC）→MDR：累加器中的结果送数据寄存器。（MDR）→DBUS，WE：结果送数据总线，发写命令。（4）无条件转移指令JMP的微操作序列。（PC）→AR：同前PC→BUS，BUS→MAR

第75页，共108页，2023年，2月20日，星期一（MAR）→ABUS，RD：同前DBUS→MDR，（PC）+1→PC：同前（MDR）→IR→ID：同前OP→μAR：同前IR（ADDR）→PC，IR（ADDR）→MAR：指令中操作数地址（此处是直接转移地址）同时送PC和AR。2．进行微指令的编码设计（1）直接编码法上面四条指令共有19个微操作信号，因此，可以采用直接编码的方法来安排微指令，如下图10-10所示。直接编码法微指令的每位代表一个微命令，不要译码，故称为译法。其优点是简单、直观、输出可直接用于控制，又叫直接控制方式。这种方式在任何一个微周期内，一条微指令可以定义并执行多个并行的微命令，故又称为水平型微指令。但当微命令增多时，会导致微指令字加长，使控制存储器的容量加大。故只适用于微命令数量不多的机器。由于本设计例子微命令较少，选用直接控制法。第76页，共108页，2023年，2月20日，星期一微命令编码设计表10—0模型机微命令编码4位 4位 2位 2位 3位 4位 3位 2位 2位0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP1:AX→IB 1:AXin 1:DR→DB1:AR→AB1:ADD1:SAL 1:INC 1:＋2SI1:＋2DI2:BX→IB 2:BXin 2:DB→DR2:ARin 2:ADC 2:SAR 2:DEC 2:－2SI 2:－2DI3:CX→IB3:CXin 3:SUB 3:SHR 3:NEG4:DX→IB 4:DXin 4:SUBB4:ROL 4:NOT5:SI→IB 5:SIin 5:AND 5:ROR6:DI→IB 6:DIin 6:OR 6:RCL7:BP→IB 7:BPin 7:XOR 7:RCR8:SP→IB 8:SPin 8:0→T9:S→IB 9:SinA:T→IB A:TinB:PC→IBB:PCinC:PSW→IBC:PSWinD:DR→IBD:DRin E:IRin9:DI8:SI7:S6:T5:ALU4:AR3:DR2:XXin1:XX→1B第77页，共108页，2023年，2月20日，星期一微指令格式第78页，共108页，2023年，2月20日，星期一(2)微地址的设计①直接下地址这是顺序执行微指令的最有效的办法之一，即在微指令中用若干位来作为下址字段，当本条微指令被取出执行时，它的下址字段将指出下一条要执行的微指令的地址。②微指令计数器增量简称增量方式。由于微地址的增量为1，故用一个微程序计数器μPC来作增量器。这种方式可节省控制存储器空间，但其执行速度慢，灵活性差，只能实现单分支转移，其多路并行转移的功能差。由于本例微指令占用的控制存储器的空间不大所以采用直接下地址域的方法。

第79页，共108页，2023年，2月20日，星期一模型机微指令次地址字段设计模型机微程序需占控存单元约为512个字节，故次地址字段NA应当为9位，微程序空间分配大致如表10-0所示表10—0模型机微程序地址空间分配微程序功能地址分配(八进制)取指令000~003CLA指令执行004~005ADD指令执行006，011~014STA指令执行007，015~016JMP指令执行010第80页，共108页，2023年，2月20日，星期一3.微程序的编制在解决了后续微指令地址形成之后，便可进行微程序设计。由于模型机仅用了4条机器指令，采用直接寻址时只要19个微命令，共有15条微指令。因此，采用25位字长的直接编码微指令，其中第0-18位为微操作命令字段，第19-23位为直接下址字段；第24位为测试位，该位为0，表示后继微地址由下址字段产生。该位为1时，表示程序转移，后继微地址经“状态条件”测试后，由微地址形成部件产生，当操作码出现时，机器指令执行段微程序入口地址由操作码产生。模型机几条指令的微程序如下表所示。

第81页，共108页，2023年，2月20日，星期一第82页，共108页，2023年，2月20日，星期一4．微程序装入控制存储器当上表所示的微程序编好之后，经检测、调试无误后，即可写入高速读出的只读存储器ROM中，得到所需的微程序控制器。为了使读者对微程序控制器有较深刻的理解，下图10-11画出了模型机微程序控制器简框图。图中打圆点的地方，表示有微操作命令输出。即表示该微地址被选中后与信号输出线上跨接上一个导通的二极管。其工作过程与表所示微程序一一对应。第83页，共108页，2023年，2月20日，星期一第84页，共108页，2023年，2月20日，星期一10.4典型CPU--奔腾CPU结构框图

第85页，共108页，2023年，2月20日，星期一1.奔腾CPU的结构框图(1)超标量流水线

超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。两个指令预取缓冲器，每个都是32字节，负责由指令cache或主存取指令并放入其中。(2)指令cache和数据cache奔腾CPU则分设指令cache和数据cache，各8KB。指令cache是只读的，以单端口256位(32B)向指令预取缓冲器提供超长指令字代码。数据cache是可读可写的，双端口，(3)浮点运算部件奔腾CPU内部包含了一个8段的流水浮点运算器。(4)动态转移预测技术执行转移指令时为了不使流水线断流，

第86页，共108页，2023年，2月20日，星期一

2.Pentium的技术性能Pentium是Intel公司生产的超标量流水处理器，CPU内部的主要寄存器宽度为32位，故认为它是一个32位微处理器。但它通向存储器的外部数据总线宽度为64位，每次总线操作可以同时传输8个字节。

Pentium具有非固定长度的指令格式，9种寻址方式，191条指令，但是在每个时钟周期又能执行两条指令(超标量流水线）。因此它具有CISC和RlSC两者的特性，不过具有的CISC特性更多一些，因此被看成为一个CISC结构的处理器。以CISC结构实现超标量流水线，并有BTB（转移目标缓冲器）方式的转移预测能力，堪称为当代CISC机器的经典之作。

第87页，共108页，2023年，2月20日，星期一主要技术

1．超标量流水线，由U、V两条指令流水线构成；

2．独立指令Cache和数据Cache，采用2路组相联结构；

3．流水浮点运算部件，采用8段子过程结构。前4段为指令预取（PF）、指令译码（DI）、地址生成（D2）、取操作数（EX），在U、V流水线中完成；后4段为执行1（X1）、执行2（X2）、

结果写回寄存器对（WF）、错误报告（ER），在浮点运算部件中完成；

4．动态转移预测技术第88页，共108页，2023年，2月20日，星期一PentiumCPU

Pentium是Intel公司生产的超标量流水处理器，早期使用5V工作电压，后期使用3.3V工作电压。CPU的主频是片外主总线时钟频率(60MHz或66MHz)的倍频，有120，166，200MHz等多种。

CPU内部的主要寄存器宽度为32位，故认为它是一个32位微处理器。但它通向存储器的外部数总线宽度为64位，每次总线操作可以同时传输8个字节。以主总线(存储器总线)时钟频率66MHz计算，64位数据总线可使CPU与主存的数据交换速率达到528MB/s。CPU支持多种类型的总线周期，其中一种称猝发模式，在此模式下，可在一个总线周期内读出或与入256位(32字节)的数据。第89页，共108页，2023年，2月20日，星期一CPU外部地址总线宽度是36位，但一般使用32位宽，故物理地址空间为4096MB(4GB)。虚拟地址空间为64TB，分页模式除支持4KB页面外(与486相同)，还支持2MB和4MB页面。其中2MB页面的分页模式必须使用36位地址总线。CPU内部分别设置指令cache和数据cache，外部还可接L2cache。CPU采用U，V两条指令流水线，能在一个时钟周期内发射两条简单的整数指令，也可发射一条浮点指令。操作控制器采用硬布线控制和微程序控制相结合的方式。大多数简单指令用硬布线控制实现，在一个时钟周期内执行完毕。对微程序实现的指令，也在2—3个时钟周期内执行完毕。第90页，共108页，2023年，2月20日，星期一

Pentium具有非固定长度的指令格式，9种寻址方式，191条指令，但是在每个时钟周期又能执行两条指令。因此它具有CISC和RlSC两者的特性，不过具有的CISC特性更多一些，因此被看成为一个CISC结构的处理器。以CISC结构实现超标量流水线，并有BTB方式的转移预测能力。第91页，共108页，2023年，2月20日，星期一1、参见图5.15的数据通路。画出存数指令“STAR1,(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出个为操作信号序列。课堂练习与思考：第92页，共108页，2023年，2月20日，星期一PC→ARM→DRDR→IRR2→ARR1→DRDR→M~PC0，G，ARiDR0，G，IRiR20，G，ARiR10，G，DRiR/W=W

R/W=R第93页，共108页，2023年，2月20日，星期一2、参见图的数据通路，画出取数指令“LDA(R3),R0”的指令周期流程图，其含义是将（R3）为地址主存单元的内容取至寄存器R0中。标出个为操作信号序列。课堂练习与思考：第94页，共108页，2023年，2月20日，星期一~PC→ARM→DRDR→IRR3→ARM→DRDR→R0PC0，G，ARiDR0，G，IRiR30，G，ARiDR0，G，R0IR/W=R

R/W=R第95页，共108页，2023年，2月20日，星期一第十章控制单元的组成原理小结1．CU的组合逻辑设计（1）设计方法①微操作控制信号的综合化简②逻辑实现（2）组合逻辑CU的框图2．微程序设计(1)微程序控制原理①基本概念②微程序计算机的结构和控制

(2)微指令设计追求的目标

（1）有利于缩短微指令字长度；

（2）有利于减小控制存储器的容量；

（3）有利于提高微程序的执行速度；

（4）有利于对微指令的修改；

（5）有利于微程序设计的灵活性第96页，共108页，2023年，2月20日，星期一3.微程序设计技术(1)微指令结构1)微命令编码

①直接表示法优点：简单、直观、可直接用语控制速度快。

缺点：微指令字长，增加控存容量。

②编码表示法优点：微指令字短，减小了控存容量。

缺点：需增加译码电路，执行速度减慢。

③混合表示法综合考虑

2)微地址形成的方法

①计数器方式

②多路转移方式（断定方式）3)微指令的执行方式及时序控制

4.微程序控制单元的设计举例1）列出各条机器指令的微操作序列2）进行微指令的编码设计3）微程序的编制4）微程序装入控制存储器

第97页，共108页，2023年，2月20日，星期一本章结束:本课程结束!第98页，共108页，2023年，2月20日，星期一第十章测试题一、选择题：

1．以下叙述中正确描述的句子是：______。

A同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B同一个CPU周期中,不可以并行执行的微操作叫相容性微操作

C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D同一个CPU周期中,不可以并行执行的微操作叫相斥性微操作2.存放微程序的存储器称为______。

A高速缓冲存储器B控制存储器

C.虚拟存储器D主存储器

3.一般机器周期的时间是根据_______来规定的。

A主存中读取一个指令字的最短时间

B主存中读取一个数据字的最长时间

C主存中写入一个数据字的平均时间

D主存中读取一个数据字的平均时间

第99页，共108页，2023年，2月20日，星期一二、填空题：

1．微程序设计技术是利用.______方法设计.______的一门技术。具有规整性、可维护性、______等一系列优点。

2.硬布线器的设计方法是：先画出______流程图，再利用______写出综合逻辑表达式，然后用______等器件实现。第100页，共108页，2023年，2月20日，星期一第十章自测题答案

一、1.A,D2.B3.A

二、1.软件操作控制灵活性

2.指令周期布尔代数门电路和触发器

第101页，共108页，2023年，2月20日，星期一1.奔腾CPU的结构框图(1)超标量流水线

超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线