一种RCN223式编码器通讯接口设计与实现-设计应用

精品文档-下载后可编辑一种RCN223式编码器通讯接口设计与实现-设计应用光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。这是目前应用多的传感器，光电编码器是由光栅盘和光电检测装置组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。此外，为判断旋转方向，码盘还可提供相位相差90ordm;的两路脉冲信号。

世界各国的式编码器生产厂家大多为其编码器配套了相应的接收芯片，自动完成串行编码到并行编码的转换，方便了控制器的读取操作。但是此类芯片通常价格比较昂贵，大约占式编码器价格的四分之一。目前国内外高端交流伺服系统中普遍采用FPGA+DSP结构，DSP用来实现矢量变换和其他算法流程；FPGA用以实现译码、A、B、Z信号输出、I/O扩展等功能，FPGA中尚有很多资源没有得到充分利用。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA.因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。

1RCN223型式编码器

编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目是双倍关系，码盘上的码道数就是它的二进制数码的位数，在码盘的一侧是光源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件根据受光照与否转换出相应的电平信号，形成二进制数。这种编码器的特点是不要计数器，在转轴的任意位置都可读出一个固定的与位置相对应的数字码。显然，码道越多，分辨率就越高，对于一个具有N位二进制分辨率的编码器，其码盘必须有N条码道。

国内外式编码器产品种类很多，如日本的多摩川精机、内密控、德国的海德汉、美国的丹纳赫、中国长春的三峰等[3].其中海德汉的RCN223型式编码器采用的是海德汉公司专用的EnDat2.2位置编码器双向数字接口，它传输的数据类型分为位置值及附加信息或参数[4].发送的信息类型由模式指令选择。模式指令决定被发送信息内容。每个模式指令包括三位。

信号传输格式如图1所示。

数据包发送与数据传输同步。传输周期从第1个时钟下降沿开始。编码器保存测量值并计算位置值。

2个时钟周期后，后续电子设备发送模式指令。编码器发送位置值后，从起始位开始由编码器向后续电子设备传输数据。后续"错误位"（"错误1"和"错误2"）是检测类信号，用于监测故障。这两个信号相互独立地生成，它表示编码器发生可导致不正确位置值的故障。

然后编码器从有效位（LSB）开始发送位置值。其长度取决于所用的编码器，RCN223的位置值为23位。

在数据字结尾处，必须将时钟信号置为高电平。10~30μs后或1.25~3.75μs后（系统时钟大于1MHz时）数据线返回低电平。然后，时钟信号启动另数据发送。

2式编码器接口的实现

全数字化交流伺服系统中采用TMS320X2812作为控制器，用以实现位置环、速度环和电流环以及SVPWM、电压和电流采样等功能。此外，采用Altera公司的型号为EP1C6的Cyclone系列FPGA实现与式码盘接口、译码逻辑等功能。FPGA部分的功能框图如图2所示。

首先由时钟发生模块产生周期为0.5μs的方波信号，取名为CLOCK,此信号作为通讯同步时钟信号。在CLOCK的每个时钟上升沿计数变量COUNT自加1,变量COUNT的初始值为0.当发送使能模块检测到COUNT的值为3时，说明编码器已经将位置值保存完毕，发送使能模块使SENT_EN信号有效，发送模块开始发送6位模式指令。当检测到COUNT的值为9时，停止COUNT在每个时钟上升沿计数，停止发送数据并使接收使能信号RECEIVE_EN有效，从而使能接收模块。接收模块开始检测数据输入信号的上升沿，一旦上升沿到来说明收到数据起始位S,启动COUNT在每个时钟上升沿计数，以后在每个时钟信号的上升沿保存位置值，直到检测到COUNT的值为39时，停止接收数据，由接收模块向双口RAM模块的A口写入要保存的位置值，从而结束FPGA与编码器的通讯过程。

由于每次通讯时间是严格固定的，设系统时钟为2MHz.FPGA为主叫，当时钟下降沿到来时，编码器保存位置值要2个时钟周期，向编码器发送"请求数据"控制字共6位，需时6个时钟周期，编码器向FPGA共发送1个起始位、2个"错误位"、23位位置值和5位CRC校验位要31个时钟周期，共39个时钟周期，所以每次通讯需要19.5μs的时间，并且每个时刻具体需要传递哪一位数据也是严格确定的。

在FPGA内部实现了128B的双口RAM空间，A口具有8位数据线，7位地址线，用于与编码器通讯，B口具有16位数据线，7位地址线，用于与DSP通讯，因为TMS320X2812为16位DSP,所以与FPGA中RAM的数据传递极为方便。

DSP在每个电流环周期发送一个有效的"begin"信号，19.5μs之后，码盘信号接收模块将接收到数据存入FPGA内部双口RAM的A口中，并按顺序排列成16位数据的形式，然后向DSP发送end信号，表示通讯结束，DSP接收到中断之后从FPGA的双口RAM的B口中读取数据，完成通讯，DSP的连接如图3所示。

在该接口的研发过程中，对FPGA的开发采用Altera公司的QuartusII5.0集成环境，硬件描述语言为VHDL语言。图4为主程序流程图。

图5为码盘与FPGA之间的通讯波形，从位置信号可以看出该接口工作正常。

FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电