微机接口设计原理课后习题

微机接口设计原理课后习题第一页，共134页。第一章、习题第二页，共134页。1.微型计算机有哪些主要特征？微型计算机与早期的小型计算机，甚至中型、大型计算机在性能上区别有着很强的时间性，例如目前的微机不仅已超过了以前的许多小型机而且在某些性能上超过了一些中型、大型机。但微型计算机与它们相比还是有一些主要特征，如CPU集成；字长仅为4~64位；地址空间64K~64G；且外设相对简单。第三页，共134页。2.微机系统的硬件结构主要有哪些组成部分？微型计算机的硬件结构从原理上看是由四大功能部件组成的，它们分别是微机硬件核；系统总线；存储器；外设接口及外设。第四页，共134页。3.微机硬件核的主要作用是什么？1．微机硬件核硬件核是微机内可以产生各类规范的系统总线信号并由此操控微机内的其它组成部件的最基本的硬件组成部分，由CPU和必要的外部辅助器件（芯片组）构成。由8086/8088CPU构成的台式系统中，微机硬件核内除了CPU外还包括系统时钟产生电路以及系统总线生成电路（用于产生各类独立系统总线信号的电路，包括产生地址总线信号的地址锁存器；用于产生数据总线信号的双向数据收/发器；用于产生控制总线信号的控制总线器件）。第五页，共134页。4.什么是微机的三总线，它们各自的作用是什么？（1）地址总线AB（AddressBus）,是主控部件用于寻址受控部件每个字节单元地址的信号线的集合。地址总线的数量将决定主控部件的寻址能力或寻址空间的大小。例如20根地址线的寻址范围为220=1024K字节单元（1K=1024）。地址总线俗称WhereBus，意指其作用是用于指定数据存放的地点。第1章概述4（2）数据总线DB（DataBus），是主控部件与用地址总线所寻址的受控部件数据单元进行数据传送的信号线的集合。数据总线的数量（位数）将决定主控部件与受控部件之间一次最多可交换的二进制数据的位数（通常称为微机的字长）。数据总线俗称WhatBus，意指其作用是承载传送的具体内容。（3）控制总线CB（ControlBus），是那些用于操控地址总线和数据总线信号的生成和时机，实现主控部件指定数据传送过程所需的全部控制信号的集合。同样的微机中不同的操作过程所用到的控制信号子集是有差异的。控制总线俗称WhenBus，意指其作用是确定信息传送的严格时序。以上的三总线也有3W总线或W3总线的俗称。第六页，共134页。5.微机内常有的半导体存储器有哪些类型，各自有什么特点？3．存储器（特指半导体存储器）微型计算机中必备的存储器有两种：ROM和RAM(1)ROM为只读存储器，用于固化存放微机启动时所需的系统自检、系统初始化、操作系统引导等程序，以及一些常用的可供上层程序调用的最底层硬件操作子程序。这部分程序在PC系列微机中称为BIOS（BasicInput/OutputSystem），它们是在主机出厂时由生产厂写入的。其内容除了必要的升级之外是不允许用户改动的。作为ROM的芯片，可以是EPROM、E2ROM或者FLASHROM。(2)RAM为可读写存储器，是微机当前所运行的系统程序和用户程序及数据的存放体。出于器件集成度和制造成本的考虑，目前微机中的RAM都采用的是动态存储器DRAM。具体表现为内存条的形式。第七页，共134页。6.微机中的外设有哪两种类型，各自的主要作用是什么？(1)数据中转类型接口部件的主要任务是使CPU通过系统总线能够和不同反应速度、不同数据格式（如串行数据）、不同信号电平（如RS-232电平、不同信号形式（如模拟信号）的各种外设进行可靠的数据传输。所以也就存在着各式各样的数据中转类型的接口电路，如串行接口，并行接口，模拟/数字转换接口等。(2)辅助控制类型接口部件的作用是按照CPU的命令完成某种系统管理或控制功能的部件，如中断控制器8259，定时计数器8253等。这类功能部件由于CPU采用了与数据中转类型接口部件完全相同的寻址和访问方式，所以归类于外设接口功能部件类，尽管它们并不衔接任何外设。第八页，共134页。7.微型计算机有哪些主要技术指标，它们的意义是什么？字长：计算机内部一次可处理的二进制数的最多位数。前有4位；8位；16位；32位；64位速度：常用每秒执行的指令数衡量。

有每秒百万次定点指令MIPS（MillionInstructionsPerSecond）

每秒百万次浮点指令操作MFLOPS（MillionFloating-pointOperationsPerSecond)内存空间：CPU地址线可直接寻址的内存字节数目。

目前有64K(16位)；1M(20位)；16M(24位)；4G(32位)；64G(36位)系统结构及外部设备配置情况：CPU芯片组结构系统总线结构（ISA；EISA；VESA；PCI等）主板上高速缓存（二级Catch）多少可配置的内存类型及最大容量第1章概述6支持硬盘的工作模式（ATA；PIO；DMA；SCSI等）支持显示模式（ISA；EISA；VESA；PCI；AGP等）支持串口模式（RS232；USB；1394等）第九页，共134页。第二章、练习第十页，共134页。1．8086CPU由哪两部分组成？它们的主要功能是什么？8086与8088的主要区别是什么？8086/8088微处理器的内部组成结构按照功能可分成总线接口部件BIU(BusInterfaceUnit)和指令执行部件EU（ExecutionUnit）两大部分。BIU的主要作用是实现CPU对外部三总线的控制并与外部进行数据交换。具体的操作主要是根据指令的要求合成20位的地址信号及产生与外部总线数据传输需要的控制信号时序，最终实现与外部的数据交换。第十一页，共134页。1．8086CPU由哪两部分组成？它们的主要功能是什么？8086与8088的主要区别是什么？EU的作用则是执行指令。指令队列中的指令经EU控制系统转换成具体的操作控制信号并实现指令规定的运算或操作。8088与8086在芯片内部是完全一样的，主要区别是在外部将数据线缩减成了8位（另有几根外部引脚定义不同）第十二页，共134页。2．8086/8088CPU内部有哪些寄存器？其主要作用是什么？通用寄存器：AX，BX，CX，DXAX（AH+AL）：累加器（Accumulator）。是寄存器中最忙的一个。大多数的算术和逻辑运算以及输入/输出都必须经由它进行。BX（BH+BL）：基地址寄存器（Base）。在间接寻址中作为偏移地址寄存器；在基址寻址中作为基地址寄存器。CX（CH+CL）：计数寄存器（Count）。在块传送和循环等指令中固定的充当计数器。DX（DH+DL）：数据寄存器（Data）。在乘除法指令中固定充当辅助的操作数寄存器；在输入/输出指令中固定作为外设口地址寄存器。第十三页，共134页。2．8086/8088CPU内部有哪些寄存器？其主要作用是什么？SI：源变址寄存器（SourceIndex）。用于在数据块传送类指令中固定与DS一起提供源数据块地址，其值可自动加减。另外它还可以为DS或ES提供偏移地址或变址值。DI：目的变址寄存器（DestinationIndex）。用于在数据块传送类指令中固定与ES一起提供目的数据块地址，其值可自动加减（由标志寄存器FR中的DF位指定）。另外它还可以为DS或ES提供偏移地址或变址值。第十四页，共134页。2．8086/8088CPU内部有哪些寄存器？其主要作用是什么？CS：代码段寄存器（CodeSegment）,固定与IP一起寻址内存代码区。SS：堆栈段寄存器(StackSegment)，固定与SP或BP寻址内存的堆栈区。DS：数据段寄存器(DataSegment)，可与SI、DI、BP等寻址内存数据区。ES：附加段寄存器(ExtradataSegment)，可与SI、DI、BP等寻址内存数据区第十五页，共134页。3．试述8086/8088CPU中的SP，BP，SI，DI有何种特殊用途。SP：堆栈指针（StackPointer）。固定配合SS来指定（寻址）内存中的堆栈区栈顶的当前偏移地址。当执行完入栈/出栈指令后，SP的值会自动减2/加2。其值将始终指向栈顶位置。BP：基数指针（BasePointer）。用于提供多种寻址方式中的偏移地址或基地址，还用于配合SS提供堆栈区的非栈顶单元偏移地址。第十六页，共134页。3．试述8086/8088CPU中的SP，BP，SI，DI有何种特殊用途。SI：源变址寄存器（SourceIndex）。用于在数据块传送类指令中固定与DS一起提供源数据块地址，其值可自动加减。另外它还可以为DS或ES提供偏移地址或变址值。DI：目的变址寄存器（DestinationIndex）。用于在数据块传送类指令中固定与ES一起提供目的数据块地址，其值可自动加减（由标志寄存器FR中的DF位指定）。另外它还可以为DS或ES提供偏移地址或变址值。第十七页，共134页。4．8086CPU有哪些程序状态字？哪些属于状态标志哪些属于控制标志？它们各自的作用是什么？状态标志：CF：进位标志(CarryFlag)：运算/操作结果产生进/借位时CF=1，反之CF=0。PF：齐偶标志(ParityFlag)：运算结果中低8位有偶数个1时PF=1，奇数个1时PF=0。AF：辅助进位标志(AuxiliaryFlag)：两个字节运算若结果中低半个字节有进/借位时AF=1，反之AF=0。ZF：零标志(ZeroFlag)：运算/操作结果为0时ZF=1，反之ZF=0。SF：符号标志(SignFlag)：运算结果最高位为0时SF=0，反之SF=1。OF：溢出标志(OverflowFlag)：运算结果产生溢出时OF=1，反之OF=0。第十八页，共134页。4．8086CPU有哪些程序状态字？哪些属于状态标志哪些属于控制标志？它们各自的作用是什么？控制标志：DF：地址方向标志(DirectionFlag)：用于数据块传送时控制偏移地址指针的变化方向。DF=0，内存地址朝增加方向变化；DF=1，内存地址朝减小方向变化。IF：中断允许标志(InterruptFlag)：用于禁止/允许CPU对可屏蔽中断请求的响应。IF=0，禁止；IF=1，允许。TF：自陷标志(TrapFlag)：用于程序的单步调试。TF=1，每执行一条指令就中断一下，以便运行检测程序；TF=0连续执行。第十九页，共134页。5．设（AX）=2345H；（DX）=5219H，请指出两数相加和相减后，6位状态标志位的状态。相加以后：2345H+5219H755EH=0111010101011110CF=0PF=0AF=0ZF=0SF=0OF=02345H-5219HD12CH=1101000100101100CF=1PF=0AF=1ZF=0SF=1OF=0第二十页，共134页。6．以知给定堆栈区的地址范围为：1250H：0000H~1250H：0100H，（SP）=0052H问：（1）栈顶地址是什么？（2）栈底地址是什么？（3）SS中的内容是什么？（4）若在堆栈中存入数据2345H，请画出堆栈区图，标明数据存放位置及对应的段地址和偏移地址。452312500H12600H12552H12550H第二十一页，共134页。7．8086CPU是如何实现地址线与数据线分时复用的？8086按16位传输数据的，有16个地址/数据复用引脚。作为地址/数据复用引脚，在总线周期的T1状态用来输出要访问的存储器或I/O端口的地址，T2~T3状态，对于读周期来说，是处于浮空状态，而对于写周期来说则传输数据。在最小模式下ALE信号为地址锁存允许信号输出，在任一总线周期的T1状态，ALE输出有效电平，以表示输出的是地址信息，ALE信号不可浮空。第二十二页，共134页。第二章、练习第二十三页，共134页。8．什么是总线周期、基本总线周期和时钟周期？CPU每完成一次总线操作（与外部更换一次数据；一次读或一次写）称为一个“总线周期”。CPU与外部交换一次数据至少需要4个时钟周期，被称为基本总线周期。CPU主时钟周期也简称为“时钟周期”，是计算机内部的最小计时单位，是CPU主时钟频率的倒数。第二十四页，共134页。9．8086/8088CPU的引脚可分为哪些类型？各引脚的作用是什么？第二十五页，共134页。9．8086/8088CPU的引脚可分为哪些类型？各引脚的作用是什么？第二十六页，共134页。10．CPU是如何选择存储器齐、偶地址单元的？为什么存取存储单元字数据时一定要从偶数地址开始？第二十七页，共134页。11．一个总线周期会有哪些状态，这些状态对应哪些引脚操作，其中的TW状态有什么作用？TW等待存储器或外设准备就绪。第二十八页，共134页。12．8086/8088最小模式和最大模式在功能上有哪些主要不同点？表现在引脚上有哪些不同？最大模式的主要特点是：CPU的主要控制信号不是独立的信号引脚形式，而是信号组合的形式。例如用3根引脚的000~111电平组合表示8个不同的独立控制信号。但由于大多数受控部件内部不具有控制信号译码功能，只能接受独立的控制信号。因此这种方式必须在外部增配信号译码电路，将组合信号变换为独立的控制信号线。虽然需要增加外部器件，但可换来以下好处：（1）扩充了控制信号的类型和数量；（2）使得系统可以构建两套（层）总线。外部增加的专用器件称为总线控制器，主要用于组合控制信号的译码及总线管理。第二十九页，共134页。13．什么是局部总线工作方式和系统总线工作方式？第三十页，共134页。14．请说明地址锁存器8282和数据收发器8286的主要作用，为什么最大模式下必须要用总线控制器？地址锁存器8282：1）锁存地址信号。2）提供较大的地址总线驱动能力。3）在需要时隔离CPU地址线与系统总线的联系（OE接高电平）。Intel8286主要作用：1）选通/隔离CPU数据线与系统总线2）选择数据传送方向3）提供较大的数据总线驱动能力在最大模式需要支持多个主控部件（处理器）对总线共享，如果没有总线控制器，系统最多只能支持两个主控部件。第三十一页，共134页。15．为什么最大模式下需要LOCK信号，而最小模式下则不要？在最大模式下，多个主控部件通过系统总线仲裁器共享系统总线，CPU需要通过LOCK信号通知系统总线仲裁器是否锁定或释放系统总线。最小模式下实现多处理器共享总线的方法是通过CPU的HOLD和HLDA引脚联络另一个主控部件的总线请求信号。CPU不需要与系统总线仲裁器通讯。第三十二页，共134页。16．总线控制器8288的主要作用是什么？其引脚CEN、IOB和AEN的功能是什么？

8288的主要功能为：（1）对CPU最大模式下的组合控制信号进行译码，产生多个独立的控制信号，扩展CPU控制总线的功能。（2）对自身译码后的控制信号以及地址锁存器和数据收发器进行管理，使CPU能够独占系统总线或者与其它主控部件共享系统总线（隔离或开通CPU与系统总线的联系）。第三十三页，共134页。17．微机系统中为什么要设置总线仲裁部件？当系统总线上挂接有多个主控部件时，必须保证任意时刻只能有一个主控部件行使对系统总线的控制权。这种保障机制就是总线仲裁。当某个主控部件正在使用总线，则其它主控部件必须与系统总线隔离。实现的方法是将其它主控部件与系统总线相连的地址锁存器、数据收发器及各控制总线的输出端设为高阻态。第三十四页，共134页。18．HOLD；HLDA与RQ/GT0；RQ/GT1引脚功能有何不同？第三十五页，共134页。第三十六页，共134页。第五章、练习第三十七页，共134页。1.本课程中所说的外设是什么含义？在本课程中所提到的外设实际上仅指CPU用IN/OUT指令通过其三总线可以直接访问到的那部分功能电路，即接口电路部分。第三十八页，共134页。2．外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？第三十九页，共134页。3．微机硬件核直接通过系统三总线相连进行数据交换的有哪两大类功能部件？它们在共用一套地址及数据总线的情况下是如何保证寻址及数据传送正确性的？第四十页，共134页。4．为了实现微机硬件核与不同类型外设的数据交换，接口电路通常需解决哪些问题？第四十一页，共134页。5．一个具有一定智能的接口电路（芯片），其内部通常具有哪些寄存器？这些寄存器的作用是什么？。接口电路芯片内具有独立端口地址的寄存器通常有以下几类。（1）输入数据寄存器和输出数据寄存器组（数据中转型接口中用于暂存数据）（2）控制寄存器组（用于接受CPU的控制命令）（3）状态寄存器组（用于提供CPU可查询的状态信息）第四十二页，共134页。6．什么是外设端口（或I/O端口）？通常有哪些类型的外设端口？接口电路内部必须具备一些不同功能的可以由CPU三总线按特定地址进行访问的单元（寄存器），通常将它们称之为外设端口或I/O端口。（1）输入数据寄存器和输出数据寄存器组（数据中转型接口中用于暂存数据）（2）控制寄存器组（用于接受CPU的控制命令）（3）状态寄存器组（用于提供CPU可查询的状态信息）第四十三页，共134页。第五章、练习第四十四页，共134页。练习第四十五页，共134页。7.CPU与外设的数据传送有哪几种方式，它们各有哪些优缺点？第四十六页，共134页。7.CPU与外设的数据传送有哪几种方式，它们各有哪些优缺点？第四十七页，共134页。8．查询式传送方式有什么优缺点？中断方式为什么能弥补查询方式的缺点？查询传送方式需要CPU不断的查询（读取）接口芯片提供的就绪信号来决定是否执行下一条IN/OUT指令的传送方式，这样浪费了大量的CPU资源。中断传送方式CPU在没有中断请求的时候会运行主程序或其它程序。当外设准备好后发中断请求，CPU响应中断并转入中断处理程序内去执行一次IN/OUT操作。中断处理程序结束后又返回主程序运行，直到下一次中断的产生。这使得CPU资源能够得到充分的利用。第四十八页，共134页。9．80X86CPU最多可寻址多少个I/O端口。如果微机内共有7个接口芯片，其中一个接口芯片有6个独立端口地址，CPU应如何寻址这些端口？请画出原理性电路，并写出读写这些端口的指令。80X86系列CPU用于外设数据传送的IN/OUT指令最多可以驱使A15~A0共16根地址线。即I/O空间为216=65536（I/O端口地址）。INAL,0HOUT0H,AL第四十九页，共134页。INAL,0HOUT0H,AL第五十页，共134页。10．如果一个通用的接口芯片其内部有一个8位的数据输入寄存器；一个8位的数据输出寄存器；一个8位的控制命令寄存器和一个8位的状态寄存器，则这个芯片应该具有哪些引脚？第五十一页，共134页。11．如果只采用A5~A0共6根地址线对8255和8259进行地址译码，且要求8255口地址为10H、12H、14H、16H；8259的口地址为18H、1AH。请在下图画出正确连线。第五十二页，共134页。208H~20FH10000001第五十三页，共134页。第五十四页，共134页。第六章、练习第五十五页，共134页。1．8255的三个端口在编程使用中有什么主要区别？第五十六页，共134页。2．8255有哪几种工作方式、各适用哪些端口。在这些方式中端口C各起什么作用？1．方式0（无固定信号联络线的输入/输出方式）2．方式1（有信号联络线的输入/输出方式）3．方式2：（双向数据传送方式，只适用于端口A）第五十七页，共134页。3．若8255端口A设定为方式0，端口B设定为方式1，则端口C还有哪些引脚可分别编程为输入和输出，对应的控制字是怎样的？100XX1XXPC3-PC7第五十八页，共134页。011PC3第五十九页，共134页。4．一个可以双向传输数据的并口，要想可靠的与外设交换数据，至少应该配置几根信号联络线，它们的作用各是什么？第六十页，共134页。5．如果设定8255端口A工作于方式1输出数据，且CPU采用查询方式而非中断方式向端口A写数据。请画出CPU与8255之间、8255与外设之间的原理性电路连接图并写出有关的程序段。设端口A、B、C及控制寄存器口地址为0D0H、0D2H、0D4H、0D6H。MOVCX，100；设置计数值LEASI，BUF；取数据缓冲区偏移地址MOVDX，0D6H；控制寄存器口地址MOVAL，10101001B；A口方式1输出；PC7~PC4输入；PC3~PC0输入。OUTDX，AL；MOVAL，00001101；位设置命令字，将PC6置1OUTDX，AL；用于打开A口方式1下8255内部的中断允许位L0：MOVDX，P8255；A口地址MOVAL，[SI]；取打印数据INCSI；指向下一数据OUTDX，AL；向8255的A口送打印数据MOVDX，P8255+2L1：INAL，DX；读PC0状态ANDAL，00000001B；判断PC0是否为1（PC3=INTR=1表示输出缓冲器空）JZL1；PC0不为1继续查询LOOPL0；PC0为1，进行下一次数据输出程序结束；数据全部输出完毕第六十一页，共134页。5．如果设定8255端口A工作于方式1输出数据，且CPU采用查询方式而非中断方式向端口A写数据。请画出CPU与8255之间、8255与外设之间的原理性电路连接图并写出有关的程序段。设端口A、B、C及控制寄存器口地址为0D0H、0D2H、0D4H、0D6H。MOVCX，100；设置计数值LEASI，BUF；取数据缓冲区偏移地址MOVDX，0D6H；控制寄存器口地址MOVAL，10101001B；A口方式1输出；PC7~PC4输入；PC3~PC0输入。OUTDX，AL；MOVAL，00001101；位设置命令字，将PC6置1INTE=1OUTDX，AL；用于打开A口方式1下8255内部的中断允许位L0：MOVDX，0D0H；A口地址MOVAL，[SI]；取数据INCSI；指向下一数据OUTDX，AL；向8255的A口送数据MOVDX，0D4HL1：INAL，DX；读PC0状态ANDAL，00000100B；判断PC3是否为1（PC3=INTR=1表示输出缓冲器空）JZL1；PC3不为1继续查询LOOPL0；PC3为1，进行下一次数据输出程序结束；数据全部输出完毕第六十二页，共134页。1010000000001101A口工作于方式1，输出，B口工作于方式0，输出。PCA从属于端口APC6=1C口工作于中断方式PC0=1第六十三页，共134页。第六十四页，共134页。第六章、练习第六十五页，共134页。7．请画出3行×3列，行列式键盘的电路原理图并说明其工作原理。第六十六页，共134页。9．若采用8255的CA口作为行线，CB口作为列线，设计一个4×4的键盘电路，请画出8255与键盘矩阵的电路连接图并编写行反转法实现的按键识别程序。第六十七页，共134页。8255地址为320H1）首先判别是否有键按下（向行线A3~A0输出全0）：MOVDX，323H；口地址指向8255控制寄存器MOVAL，81H；设定A、B口为方式0输出，C口C3~C0为输入，C7~C4为输出OUTDX，ALABC：MOVAL，00；向CA口输出全“0”行值MOVDX，322H；OUTDX，AL；INAL，DX；从CB口读入列值ANDAL，0FHCMPAL，0FH；判断是否有键按下JZABC；无键按下则继续查询MOVAH,AL;保存CB值CALLDELAY；有键按下则延迟一定时间（一般为5~20ms）用于消除键抖动；2）反向查找MOVDX，323H；口地址指向8255控制寄存器MOVAL，88H；设定A、B口为方式0输出，C口C3~C0为输出，C7~C4为输入OUTDX，AL；MOVAL，AH；MOVDX，322HOUTDX，AL；输出列值INAL，DX；读入列值ANDAL，F0H；保留低4位有效列值ADDAL，AH；AL中为按键扫描码（高4位为行码，低4位为列码）第六十八页，共134页。第七章、练习第六十九页，共134页。第七十页，共134页。第七十一页，共134页。第七十二页，共134页。第七章、练习第七十三页，共134页。2000000*0.02=40000MOVDX,P8253+3；MOVAL,00110000B；OUTDX,AL；MOVDX,P8253；MOVAX,40000；OUTDX，AL；MOVAL,AH；OUTDX,AL；MOVDX,P8253+3；MOVAL,01110110B；OUTDX,AL；MOVDX,P8253+1；MOVAX,40000；OUTDX,AL；MOVAL,AH；OUTDX,AL；第七十四页，共134页。第七十五页，共134页。第七十六页，共134页。MOVDX,20BH;设置8255控制字MOVAL,10000000B;A、B、C口都为方式0输出（A、B口无用）OUTDX,ALMOVDX,203H;设置8253控制字MOVAL,00110000B；0通道为方式0，按字节读写，二进制OUTDX,ALMOVDX,200H；向8253通道0写计数初值MOVAL,FFH；假设设置的初值为FFHOUTDX,AL;NOPDISPLAY:MOVDX,203H；8253控制口地址MOVAL,00000000B；向8253通道0写“锁存减1计数器当前值”命令OUTDX,ALNOPMOVDX,200H；8253通道0口地址INAL,DX；读8253通道0当前值锁存器内容MOVBL,ALMOVAL,FFH；取计数初值FFHSUBAL,BL；用计数初值减当前计数值MOVDX,20AH;8255的C口地址NOTAL；将计算出的按键脉冲计数值取反（因“0”才发亮）OUTDX,AL；向8255C口输出JMPDISPLAY；继续下一次循环第七十七页，共134页。第八章、练习第七十八页，共134页。第七十九页，共134页。第八十页，共134页。第八十一页，共134页。INTn：来自CPU内部的中断源（软件中断，由指令执行时的异常结果触发），不可以被可屏蔽中断控制器8259屏蔽。INT：可屏蔽中断引脚INT引入的外部可屏蔽中断请求源。这类中断请求CPU是有条件的加以响应，响应条件为标志寄存器中的中断允许位IF=“1”。用户可以通过STI/CLI指令来设定/清除IF位，从而决定是否响应该引脚引入的中断请求。第八十二页，共134页。第八十三页，共134页。第八十四页，共134页。第八十五页，共134页。第八十六页，共134页。第八十七页，共134页。第八十八页，共134页。第八章、练习第八十九页，共134页。为CPU提供的不通过INT引脚来了解8259所选中的中断请求的方法。第九十页，共134页。第九十一页，共134页。第九十二页，共134页。第九十三页，共134页。第九章、练习第九十四页，共134页。第九十五页，共134页。第九十六页，共134页。+10V+12V-12V200H第九十七页，共134页。AA:MOVDX,200H；D/A变换器口地址（CS端）MOVAL,00H;MOVCX,0200H；产生512个锯齿波MOVBL0H;初始为上升波段BB:OUTDX,AL;CALLDELAY;CMPBL,1H;上升还是下降波段JZDECAL;ADDAL,01H；JNZBB;MOVBL1HDECAL,01HDECAL:DECAL,01H;CMPAL,00HJNZBBMOVBL,0H;JMPBB第九十八页，共134页。10V/210=0.009765625V第九十九页，共134页。第一百页，共134页。+5V-5V70/255*(5V+5V)-5V=-2.25490196V第一百零一页，共134页。3F0H3F0H100100第一百零二页，共134页。第十章、练习第一百零三页，共134页。第一百零四页，共134页。每次传送一个数据块，数据块内部字符之间的间隔是固定的。第一百零五页，共134页。第一百零六页，共134页。第一百零七页，共134页。第一百零八页，共134页。第一百零九页，共134页。第一百一十页，共134页。第一百一十一页，共134页。第一百一十二页，共134页。第一百一十三页，共134页。第一百一十四页，共134页。第一百一十五页，共134页。第一百一十六页，共134页。第一百一十七页，共134页。第一百一十八页，共1