AlteraCPLDFPGA轻松入门与开发实例第4章

AlteraCPLDFPGA轻松入门与开发实例第4章(4)第一页，共24页。第4章 Altera开发工具的使用QUARTUSII集成开发环境4.1

设计工程设置和约束4.2设计综合及布局布线4.3仿真及时序分析4.4第二页，共24页。4.1QUARTUSII集成开发环境4.1.1概述4.1.2QUARTUSII的安装4.1.3QUARTUSII10.0图形用户界面介绍第三页，共24页。QuartusII开发软件是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。QuartusII可以产生并识别通用的EDIF网表文件、VHDL网表文件和VerilogHDL网表文件，为其他EDA工具提供了方便的接口，可以在QuartusII集成环境中自动运行其他EDA工具。1概述第四页，共24页。2QUARTUSII的安装（1）双击安装文件，指定解压路径，例如E:\Altera。第五页，共24页。2023/4/15机械工业出版社Page62QUARTUSII的安装（2）在软件最终用户许可协议中选中同意项，单击next按钮，打开安装路径选择对话框，在第一栏中输入相应的安装路径。

第六页，共24页。2023/4/15机械工业出版社Page72QUARTUSII的安装（3）对所有项目都进行选择后，会出现安装总结对话框，显示安装路径、所选器件等信息，确认后单击next按钮。会出现提示安装完成，单击按钮确认安装完成。

第七页，共24页。2023/4/15机械工业出版社Page84.2设计工程设置和约束4.2.1使用AssignmentEditor4.2.2使用PinPlanner4.2.3使用Settings对话框第八页，共24页。1使用AssignmentEditor以下步骤描述使用AssignmentEditor进行分配的基本流程：(1)打开AssignmentEditor。(2)在Category栏中选择相应的分配类别。(3)在NodeFilter栏中指定相应的节点或实体，或使用NodeFinder对话框查找特定的节点或实体。(4)在当前设计分配的电子表格中，添加相应的分配信息。第九页，共24页。2使用PinPlanner默认状态下，PinPlanner显示未分配引脚的列表，包括节点名称列、方向和类型；器件封装视图；已分配引脚列表，包括节点名称列、引脚位置和I/O块。还可以通过将UnassignedPins表中的一个或多个引脚拖至封装图中的可用引脚或I/O块来进行引脚分配。在AssignedPins表中，可以滤除节点名称、改变I/O标准，指定保留引脚的选项。第十页，共24页。

可以使用Settings对话框(Assignments菜单)为的工程指定分配和选项。可以设置一般工程范围的选项以及综合、适配、仿真、和时序分析选项。

3使用Settings对话框第十一页，共24页。4.3

设计综合及布局布线4.3.1设计综合4.3.2布局布线第十二页，共24页。1设计综合

使用Compiler的QuartusIIAnalysis&Synthesis模块分析设计文件，建立工程数据库。Analysis&Synthesis使用QuartusIIIntegratedSynthesis综合Verilog(.v)或者VHDL设计文件(.vhd)。根据需要可以使用其它EDA综合工具综合VerilogHDL或VHDL设计文件，然后生成QuartusII软件使用的EDIF网表文件(.edf)或者VerilogQuartusMappingFile(.vqm)。第十三页，共24页。1设计综合

可以在包含Analysis&Synthesis模块的QuartusII软件中启动完整编译，也可以单独启动Analysis&Synthesis。QuartusII软件还允许在不运行Analysis&Synthesis的情况下，进行Analysis&Elaboration，检查设计的语法错误。第十四页，共24页。2PLD设计流程PLD的开发流程一般包括设计定义、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。第十五页，共24页。2布局布线第十六页，共24页。

4.4

仿真及时序分析4.4.1仿真4.4.2时序分析第十七页，共24页。1仿真

新的QuartusII软件不再提供自带的仿真器（Simulator），因此要使用EDA仿真工具对设计进行功能与时序仿真。使用NativeLink功能，可以让QuartusII软件编译设计，生成相应的输出文件，然后使用EDA仿真工具自动进行仿真。当然也可以在编译之前或编译之后，在QuartusII软件中手动运行EDA仿真工具进行功能仿真或时序仿真。功能仿真可以在设计流程中的任何阶段进行。时序仿真则必须在编译之后才能进行。第十八页，共24页。2时序分析（1）启动沿（Launch）和锁存沿（Latch）第十九页，共24页。2时序分析（2）数据到达时间：时钟启动沿使数据从源寄存器到达目的寄存器D输入引脚的时间第二十页，共24页。2时序分析（3）时钟到达时间：时钟到达寄存器时钟引脚的时间第二十一页，共24页。2时序分析（4）数据要求信号