晶体管的模型

晶体管的模型第1页，共118页，2023年，2月20日，星期五5.1引言集成电路可以认为是由元器件组成的。

元件(Element)：如电阻、电容、电感等结构简单，性能可用一个简单方程描述的单元。 器件(Device)：如晶体管一类结构相对复杂，性能要用多个方程才能描述的单元。从某种意义上来说，器件可以由多个元件构成。元器件可以分为两大类：无源器件:包括电阻、电容、电感、互连线、传输线等。有源器件:各类晶体管。第2页，共118页，2023年，2月20日，星期五集成电路模拟程序SPICE(SimulationProgramwithIntegratedCircuitEmphasis

)SPICE在集成电路的晶体管级模拟方面，成为工业标准的模拟程序。集成电路设计工程，特别是模拟和模拟数字混合信号集成电路设计工程师必须掌握SPICE的应用。本章我们将重点给出无源及有源集成元器件的SPICE电路模型和相应的模型参数。第3页，共118页，2023年，2月20日，星期五5.2.1薄层集成电阻器集成电路中的电阻分为：无源电阻通常是合金材料或采用掺杂半导体制作的电阻。有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现出来的不同的电阻特性来做电阻。这两种电阻的工作原理、物理结构及器件模型都不相同，下面将分别加以讨论。在平面工艺集成电路中，无论是有意设计的无源电阻器件，还是无意设计但客观存在的寄生电阻，大都呈薄层形状。第4页，共118页，2023年，2月20日，星期五掺杂多晶硅薄膜是一个很好的电阻材料，广泛应用于硅基集成电路的制造。同MOS管的栅极同时制作，阻值一般为几十欧姆。若要较高阻值，要通过增加第二层多晶硅来制作。阻值一般为几百欧姆。特点：制作方便，应用广泛仍有寄生电容1)多晶硅薄膜电阻

第5页，共118页，2023年，2月20日，星期五不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半导体的电阻特性，可以制造电路所需的电阻器。根据掺杂方式，可分为：扩散电阻和离子注入电阻。扩散电阻：对半导体进行热扩散掺杂而构成的电阻可制作P型掺杂电阻、N型掺杂电阻、沟道电阻等特点：工艺简单且兼容性好精度稍差2)掺杂半导体电阻第6页，共118页，2023年，2月20日，星期五第7页，共118页，2023年，2月20日，星期五离子注入电阻：对半导体进行离子注入掺杂而构成的电阻。特点：阻值容易控制，精度较高横向扩散小第8页，共118页，2023年，2月20日，星期五在N阱两端用N+漏/源扩散做欧姆接触就形成N阱电阻。在P阱两端用P+漏/源扩散做欧姆接触就形成P阱电阻。特点：阱电阻阻值大，精度差。3)阱电阻第9页，共118页，2023年，2月20日，星期五采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光刻形成电阻条。常用的合金材料有：钽（Ta)

镍铬（Ni-Cr)氧化锌SnO2铬硅氧CrSiO特点：较高的精度，公差可达到：0.01%～1%具有较低的温度系数和较大的电流承载能力但增加工艺和成本4)合金薄膜电阻第10页，共118页，2023年，2月20日，星期五薄层电阻的几何图形设计形状选择依据：一般电阻采用窄条结构，精度要求高的采用宽条结构小电阻采用直条形，大电阻采用折线形高精度电阻采用长条串联形第11页，共118页，2023年，2月20日，星期五方块电阻概念薄层电阻图形尺寸的计算方块电阻的几何图形＝R□·第12页，共118页，2023年，2月20日，星期五材料最小值典型值最大值互连金属0.050.070.1顶层金属0.030.040.05多晶硅152030硅-金属氧化物236扩散层1025100硅氧化物扩散2410N阱（或P阱）1k2k5k

0.5-1.0mMOS工艺中作为导电层的典型的薄层电阻阻值单位:Ω/口第13页，共118页，2023年，2月20日，星期五薄层电阻端头和拐角修正不同电阻条宽和端头形状的端头修正因子第14页，共118页，2023年，2月20日，星期五薄层电阻温度系数电阻温度系数TC(TemperatureCoefficient)是指温度每升高1℃时，阻值相对变化量：在SPICE程序中，考虑温度系数时，电阻的计算公式修正为：第15页，共118页，2023年，2月20日，星期五薄层电阻射频等效电路芯片上的薄层电阻的射频双端口等效电路：对于工作在几百兆以上的射频电路中的电阻，必须考虑其寄生效应。第16页，共118页，2023年，2月20日，星期五衬底电位与分布电容为了防止PN结导通，衬底必须接一定的电位，使PN结处于反偏状态。对于掺杂半导体电阻，其衬底与电阻材料掺杂类型是相反的半导体。这样，电阻区和衬底就寄生了一个PN结。这样PN结的存在，导至了寄生电容效应。下图为BJT工工艺中基区扩散电阻的等效模型例子。其他类型电阻，也可以用相似的方法等到双端口等效电路。第17页，共118页，2023年，2月20日，星期五有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流导通电阻和交流电阻作为电路中的电阻元件使用双极型晶体管和MOS晶体管可以担当有源电阻。下面讨论以MOS器件作为有源电阻情况。有源电阻第18页，共118页，2023年，2月20日，星期五MOS管作为有源电阻有多种接法，下图是栅漏短接而形成的MOS有源电阻及其I-V曲线。MOS管的电流方程(理想表达式)：第19页，共118页，2023年，2月20日，星期五直流电阻：Ron︱VGS=V＝交流电阻：NMOS栅漏短接电阻表达式：特点：其阻值不仅与工艺、管子尺寸有关，还与电压有关其阻值是非线性的交直流的阻值不一样所占面积比其他电阻小很多不同的接法，表现出不同的特性第20页，共118页，2023年，2月20日，星期五有源电阻的几种形式：另外一种接法处于饱和区NMOS的有源电阻示意图：DSVTNVGS>第21页，共118页，2023年，2月20日，星期五在集成电路中，有多种实现电容的方法：金属-绝缘体-金属(MIM)结构的电容；多晶硅/金属-绝缘体-多晶硅结构的电容；叉指金属结构的电容；利用二极管和三极管的PN结电容；MOS电容电容存在于任意两个在电气上被分开的导体之间集成电路中的寄生电容包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线（常称为导电通路）形成的连线电容在集成电路设计中应尽量避免使用电容器，因集成电容器的单位面积电容量CA比较小，达到一定的电容量要较大的面积集成电容器第22页，共118页，2023年，2月20日，星期五(a)叉指结构电容和(b)MIM结构电容第23页，共118页，2023年，2月20日，星期五4.4.1平板电容SPICE程序中定义的电容元件以平板为标准，主要参数为：电容值CO、电容温度系数、高频寄生参数。集成电路中可用多种材料结构的平板电容。制作在砷化镓半绝缘衬底上的MIM电容结构如下图所示：考虑温度系数时，电容的计算式为：第24页，共118页，2023年，2月20日，星期五对于高频和高速集成电路应用，电容不仅具有电容值的特征，而且会有一个并联寄生电导G、串联电感L、电阻R以及两电极的对地电容C1和C2。一个电容器的SPICE模型最好用一个包含6个元件的子电路来描述容。对于GaAs衬底上的MIM电容，G代表由漏电流引起的损耗和半绝缘体衬底或绝缘层的介质损耗，在良好工艺情况下，G可以忽略。电容模型等效电路第25页，共118页，2023年，2月20日，星期五随着工作频率的增高，串联电感的阻抗变得越来越高。达到某一频率，C与L变成串联谐掁回路，其固有的自谐掁频率定义如下：此时，电容器的电容特性完全消失。这意味着任何电容仅在低于fo的频率上才会起电容作用。经验的准则是电容工作在fo/3以下。第26页，共118页，2023年，2月20日，星期五金属叉指结构电容叉指结构电容的优点是不需额外的工艺根据给定的几何尺寸和工艺，就可计算出电容值叉指电容值可做到皮法量级两条金属线之间的电容可以认为是叉指电容的特例。当线宽按比例减小，但为了尽可能保持RC常数不按比例增加而增加金属厚度时，金属连线之间的电容成份将变得越来越大，电路设计中，必须给予高度重视。第27页，共118页，2023年，2月20日，星期五PN结电容突变PN结电容计算公式:式中，VD为PN结偏置电压，正偏 时取正号，反偏时取负号； φO为PN结内建势垒； Cjo是VD=0时的耗尽电容。PN结电容是利用pn结反向时的势垒电容构成一个电容器，不需要额外的工艺。所有的PN结电容都是非线性的，是两端电压的函数。在大信号线性放大器中，它会引起非线性失真，但在需要调整频率和相位的谐掁放大器、移相器、压控振荡器中，可利用这种非线性。第28页，共118页，2023年，2月20日，星期五任何PN结都有漏电流和从结面到金属连线有体电阻，故其品质因数通常比较低。结电容的参数可采用二极管和晶体管结电容同样的方法进行计算。电容值依赖于结面积，例如二极管和晶体管的尺寸。PN结电容的SPICE模型就直接运用相关二极管或三极管器件的模型。第29页，共118页，2023年，2月20日，星期五同双极型晶体管中的PN结一样，在结周围由于载流子的扩散、漂移达到动态平衡，而产生了耗尽层。MOS的基本结构两个PN结：1）N型漏极与P型衬底；2）N型源极与P型衬底。一个电容器结构：栅极与栅极下面的区域形成一个电容器，是MOS管的核心。MOS结构电容第30页，共118页，2023年，2月20日，星期五MOSFET的三个基本几何参数栅长: L栅宽:W氧化层厚度:tox第31页，共118页，2023年，2月20日，星期五MOS电容的组成在栅极电极下面有一层SiO2介质。SiO2下面是P型衬底，衬底是比较厚的。最后，是一个衬底电极，它同衬底之间必须是欧姆接触。与平板电容和PN结电容都不相同，MOS核心部分，即金属-氧化物-半导体层结构的电容具有独特的性质。它的电容-电压特性取决于半导体表面的状态。随着栅极电压的变化，表面可处于：积累区耗尽区反型区第32页，共118页，2023年，2月20日，星期五

(a)物理结构(b)电容与Vgs的函数关系MOS电容的组成第33页，共118页，2023年，2月20日，星期五1）当Vgs＜0时(以P型衬底为例)，栅极的负电荷把空穴吸引到硅的表面，致使表面处于积累区。此时，栅极的半导体构成电容的一个极板，N型器件中P型衬底的高浓度空穴积累层构成电容的另一个极板。 由于积累层直接和衬底相连，其容量可近似以平板电容公式来表示:式中

ox=0

·SiO2

=3.9×8.854×10-14F/cm，

——栅极-沟道间氧化层介电常数， Tox——氧化层厚度， A=L·W——是栅极面积。第34页，共118页，2023年，2月20日，星期五当Vgs>0时，栅极上的正电荷排斥了Si中的空穴，在栅极下面的Si表面上，形成了一个耗尽区。耗尽区中没有可以自由活动的载流子，只有空穴被赶走后剩下的固定的负电荷。这些束缚电荷是分布在厚度为d的整个耗尽区内，而栅极上的正电荷则集中在栅极表面。这说明了MOS电容器可以看成两个电容器的串联。以SiO2为介质的电容器：以耗尽层为介质的电容器：总电容C为:比原来的Cox要小些。第35页，共118页，2023年，2月20日，星期五若Vgs再增大，排斥掉更多的空穴，吸引了更多的电子，使得，Si表面的电子浓度超过了空穴的浓度，半导体呈N型，这就是反型层。不过，它只是一种弱反型层。因为这时电子的浓度还低于原来空穴的浓度。当Vgs增加，达到VT值，Si表面的电子不仅抵消了空穴，成为本征半导体，而且在形成的反型层中，电子浓度已达到原先的空穴浓度，这样的 反型层就是强反型层。显 然，耗尽层厚度不再增加，CSi也不再减小。这样， 就达到最小值Cmin。第36页，共118页，2023年，2月20日，星期五当Vgs继续增大，反型层中电子的浓度增加，成了导电率相当高的导电层，所以低频时，栅极电容又恢复为CO。但P型衬底向反型层提供电子的能力是有限的，至使表面的电荷不能随快速变化的栅压而变化，所以，高频时栅极电容仍然和耗尽情况下的电容一样大。考虑频率影响时，MOS栅极的电容与栅极电压的函数关系如下:第37页，共118页，2023年，2月20日，星期五近20年来集成电路的速度越来越高，射频集成电路(RFIC)已经有了很大发展，芯片上金属结构的电感效应变得越来越明显，芯片电感的实现成为可能。式中，a为线圈半径，

单位为微米

w为导线宽度：单位为微米单匝线圈版图

单匝线圈集总电感其电感值计算公式为：电感

第38页，共118页，2023年，2月20日，星期五多匝线圈式中：ri=螺旋的内半径，微米，r0=螺旋的外半径，微米，N=匝数。多匝螺旋形线圈电感值计算公式为：

第39页，共118页，2023年，2月20日，星期五等效电路以砷化家和磷化铟为衬底Cp表示引出电感互连线间的耦合电容R表示电感的电阻C1和C2表示两引出端对地电容Cox表示两引出端绝缘层电容以硅为衬底22第40页，共118页，2023年，2月20日，星期五集成电路的互连：单片电路芯片上器件之间的互连芯片通过管座与系统的互连（通过引线 键合工艺实现）芯片上器件之间的互连采用金属铝薄膜，先进的工艺采用铜布线通常依靠蒸发的方法在硅片表面形成均匀的薄膜，在反刻引线工艺后形成集成电路的互连线互连线的版图设计是集成电路设计中的基本任务，在专门门阵列设计电路中甚至是唯一的任务。互连线也是基本元件，除了有电阻外，还有寄生的电容和电感，在高速电路中，这些寄生参数将产生损耗或延迟4.6互连线第41页，共118页，2023年，2月20日，星期五互连线设计中应注意的事项为了减少信号或电源引起的损耗以及为了减少芯片面积，连线应尽量短；特别地，对传输高频信号的关键互连线，在版图设计中应按最小长度布线。为了提高集成度，在传输电流非常微弱时（如MOS的栅极），大多数互连线应以最小宽度布线。在连接线要传输大电流时（如电源和地线），应估计其电流容量并保留足够的裕量。制造工艺提供的多层金属布线可有效提高集成度。在微波和毫米波电路中，特别注意互连线的c和寄生参数。互连线的寄生效应在某些场合可得到有效利用：利用传导电阻实现低值电阻、两条共面或上下平行互连线间的电容作为微波或毫米波信号的旁路电容等。第42页，共118页，2023年，2月20日，星期五深亚微米阶段的互连线技术CMOS工艺发展到深亚微米阶段后，互连线的延迟已经超过逻辑门的延迟，成为时序分析的重要组成部分。这时应采用链状RC网络、RLC网络或进一步采用传输线来模拟互连线。为了保证模型的精确性和信号的完整性，需要对互连线的版图结构加以约束和进行规整。第43页，共118页，2023年，2月20日，星期五思考题： P1071、2、3、6题作业：

P1074、5题第44页，共118页，2023年，2月20日，星期五§5.3 二极管及其SPICE模型第45页，共118页，2023年，2月20日，星期五实际的集成电路主要是由半导体器件组成的。在电路分析中常用到的是半导体器件的等效电路模型。半导体器件模型有：器件的物理模型 半导体器件的物理模型是从半导体的基本方程出发，并对器件的参数做一定的近似假设而得到的有解析表达式的数学模型。 随着集成电路集成度的提高，器件的结构、尺寸都在发生变化，器件的物理模型就越加复杂。例如对小尺寸器件要考虑各种二阶效应。当然对各种新器件就更需要建立新的物理模型来描述。 在物理模型中经常包含有一些经验因子，目的是为了使模型与实验结果符合得更好。 模型中考虑的因素越多，与实际结果就越符合，但模型也就越复杂，在电路模拟中耗费的计算工作量就越大。5.3二极管及其SPICE模型第46页，共118页，2023年，2月20日，星期五器件的等效电路模型半导体器件的等效电路模型是在特定的工作条件下，把器件的物理模型用一组理想元件代替，用这些理想元件的支路方程表示器件的物理模型。 半导体器件在不同的工作条件下，将有不同的等效电路模型。例如一个器件的直流模型、交流小信号模型、交流大信号模型以及瞬态模型等是各不相同的。第47页，共118页，2023年，2月20日，星期五5.3二极管及其SPICE模型集成电路和半导体器件的各类特性都是PN结相互作用的结果，所以PN结是微电子器件的基础。PN结的形成 P型半导体和N型半导体在交界面处会形成了下图所示的PN结：第48页，共118页，2023年，2月20日，星期五PN结型二极管的伏安特性

第49页，共118页，2023年，2月20日，星期五其中5.2.1二极管的电路模型二极管等效电路模型如右图所示：V为端电压VD为结电压ID为结二极管电流RS为体电阻，代表从外电极到结的半导体材料的电阻Cj为PN结的势垒电容Cd为PN结的扩散电容端电压V与结电压VD的关系是：第50页，共118页，2023年，2月20日，星期五势垒电容Cj：扩散电容Cd：二极管在反向偏压很大时会发生击穿。专门设计在击穿状态下工作的二极管称为齐纳二极管。但二极管的电流电压方程没有预示这种击穿，实际电路设计中需借助SPICE等模拟工具来大致确定击穿电压值。在低频下或直流分析中，二极管的特性可以直接由上述的I-V特性表示。但在高频下，考虑两电容的作用。第51页，共118页，2023年，2月20日，星期五参数名公式中符号SPICE中符号单位SPICE中默认值饱和电流ISISA1.0E-14发射系数nN-1串联体电阻RSRSΩ0渡越时间τTTTSec0零偏势垒电容Cj0CJ0F0梯度因子mM-0.5PN结内建势垒V0VJV1二极管模型参数对照表第52页，共118页，2023年，2月20日，星期五5.3.2二极管的噪声模型所谓电子噪声是指电子线路中某些元器件产生随机起伏的电信号。这些信号一般是与电子（或其它载流子）的电扰动相联系的。电子噪声一般包括：热噪声（白噪声）和半导体噪声。半导体噪声包括散(弹)粒噪声、分配噪声、闪烁噪声（1/f噪声）等。热噪声(thermalnoise,Johnsonnoise)：在导体中由于带电粒子热骚动而产生的随机噪声。热噪声具有连续频谱，且当频率低到其量子现象已不再能忽略后，可看成是白噪声。散粒噪声(shotnoise)：由于离散电荷的运动而形成电流的现象所引起的随机噪声。第53页，共118页，2023年，2月20日，星期五分配噪声：注入基区的少数载流子在基区的复合是随机的。从而使发射极电流IE

分配成IC

和IB

而得到的IC

也随着基区载流子复合数量的变化而变化。这种变化引起的噪声称为分配噪声。闪烁噪声(flickernoise)：在电流流过的媒质中，由于该媒质的表面不规则性或其颗粒状性质而导致的随机噪声。其电流噪声谱密度大致与频率倒数成正比例，故又称1/f噪声(1/fnoise)。第54页，共118页，2023年，2月20日，星期五闪烁（1/f）噪声和散粒噪声：KF和AF是噪声系数二极管的噪声模型热噪声：第55页，共118页，2023年，2月20日，星期五5.4双极型晶体管及其SPICE模型双极型晶体管模型：（1）Ebers-Moll（即EM）模型:最简单的模型

——Ebers和Moll于1954年提出（2）Gummel-Poon（即GP）模型

——Gummel和Poon于1970年提出第56页，共118页，2023年，2月20日，星期五基本的EM模型：由两个背靠背的二极管和两个电流源组成。假设正反向电流相互独立，在大注入时不适用。EM直流模型：

第57页，共118页，2023年，2月20日，星期五与二极管的电流-电压方程相类似的两个EM电流方程：两个晶体管KVL和KCL方程：这四个独立的方程描述了双—极型晶体管的特性。其中IS、

αR、

αF和Vt

模是型参数，表示器件的特性，

IS—晶体管传输饱和电流；αR—为共基极大信号反向电流增益；αF—为共基极大信号正向电流增益；Vt—代表阈值电压。第58页，共118页，2023年，2月20日，星期五虽然NPN晶体管常被设想为在两个N沟层之间夹着一个P型区的对称型三层结构。但与MOS器件不同的是：集电区与发射区这两个电极不能互换。注意：第59页，共118页，2023年，2月20日，星期五改进的EM模型(EM2模型)改进的EM模型用了电荷控制观点，考虑了电荷存储效应，增加了电容Cbe、Cbc、Cjs；考虑了欧姆电阻，增加了发射极、基极和集电极串联电阻。第60页，共118页，2023年，2月20日，星期五改进的EM模型由于电容及电阻，模型对晶体管直流特性的描述更精确，使饱和区及小信号下的直流特性更符合实际；也使交流和瞬态特性的表征更为完善，适用于大多数情况。但只是一阶模拟的模型，仍存在着一些局限性。第61页，共118页，2023年，2月20日，星期五EM小信号等效电路gmF：正向区跨导rπ：输入电阻r0：输出电阻gmR：反向区跨导rµ：集电极-基极电阻Cµ：基极-集电极电容CCS

：集电极-衬底电容Cπ：发-基极等效电容第62页，共118页，2023年，2月20日，星期五双极型晶体管的GP模型

GP模型对EM2模型作了以下几方面的改进：（1）直流特性，反映了基区宽度调制效应，改善了输出电导、电流增益和特征频率。反映了共射极电流放大倍数β随电流和电压的变化。（2）交流特性，考虑了正向渡越时间τF随集电极电流IC的变化，解决了在大注入条件下由于基区展宽效应使特征频率fT和IC成反比的特性。（3）考虑了大注入效应，改善了高电平下的伏安特性（4）考虑了模型参数和温度的关系（5）根据横向和纵向双极晶体管的不同，考虑了外延层电荷存储引起的准饱和效应。第63页，共118页，2023年，2月20日，星期五

GP直流模型GP小信号模型GP小信号模型与EM小信号模型十分一致，只是小信号参数的值不同而已。第64页，共118页，2023年，2月20日，星期五5.5MOS场效应晶体管及其SPICE模型MOS管的理想电流方程分段表达式：MOS管的理想电流方程统一表达式：第65页，共118页，2023年，2月20日，星期五MOS管的结构尺寸缩小到亚微米范围后，多维的物理效应和寄生效应使得对MOS管的模型描述带来了困难。模型越复杂，模型参数越多，其模拟的精度越高。但高精度与模拟的效率相矛盾。依据不同需要，常将MOS模型分成不同级别。SPICE中提供了几种MOS场效应管模型，并用变量LEVEL来指定所用的模型。LEVEL＝1MOS1模型

Shichman-Hodges模型LEVEL＝2MOS2模型二维解析模型LEVEL＝3MOS3模型半经验短沟道模型LEVEL＝4MOS4模型

BSIM（Berkeleyshort-channelIGFETmodel）模型第66页，共118页，2023年，2月20日，星期五BSIM3模型的MOS管电流方程其中的一个表达式：第67页，共118页，2023年，2月20日，星期五5.5.2MOS1模型(Level=1)

MOS1模型是MOS晶体管的一阶模型，描述了MOS管电流-电压的平方率特性，它考虑了衬底调制效应和沟道长度调制效应。适用于精度要求不高的长沟道MOS晶体管。栅极源极漏极toxCbsCbdCgsCgdCgb第68页，共118页，2023年，2月20日，星期五（1）线性区（非饱和区）当VGS>VTH，VDS<VGS－VTH，MOS管工作在线性区。电流方程为：

KP－本征跨导参数；式中：LD－沟道横向扩散长度；L0－版图上几何沟道长度，L0－2LD＝L为有效沟道长度；W－沟道宽度；λ－沟道长度调制系数；VTH－阈值电压：MOS1模型器件工作特性第69页，共118页，2023年，2月20日，星期五（2）饱和区当VGS>VTH，VDS>VGS－VTH，MOS管工作在饱和区。电流方程为：（3）两个衬底PN结两个衬底结中的电流可用类似二极管的公式来模拟。MOS1模型器件工作特性第70页，共118页，2023年，2月20日，星期五当VBS>0时MOS1模型衬底PN结电流公式当VBS<0时当VBD<0时当VBD>0时第71页，共118页，2023年，2月20日，星期五5.5.2MOS2模型(Level=2)

二阶模型所使用的等效电路和一阶模型相同，但模型计算中考虑了各种二阶效应对MOS器件漏电流及阈值电压等特性的影响。这些二阶效应包括：（1）沟道长度对阈值电压的影响；（2）漏栅静电反馈效应对阈值电压的影响；（3）沟道宽度对阈值电压的影响；（4）迁移率随表面电场的变化；（5）沟道夹断引起的沟道长度调制效应；（6）载流子漂移速度限制而引起的电流饱和效应；（7）弱反型导电。第72页，共118页，2023年，2月20日，星期五（1）短沟道对阈值电压的影响沟道长度L的减少，使衬底耗尽层的体电荷对阈值电压贡献减少。MOS器件二阶效应第73页，共118页，2023年，2月20日，星期五（1）短沟道对阈值电压的影响体电荷的影响是由体效应阈值系数γ体现的，它的变化使V

TH变化。考虑了短沟效应后的体效应系数γS为：可见，当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时阈值电压提高。MOS器件二阶效应第74页，共118页，2023年，2月20日，星期五（1）短沟道对阈值电压的影响MOS器件二阶效应对于长沟道MOS管，影响不大。但是当沟道长度L<5后，VT降低是极其明显的，如下图所示。第75页，共118页，2023年，2月20日，星期五（1）短沟道对阈值电压的影响MOS器件二阶效应如果沟道太窄，即W太小，那么栅极的边缘电场会引起Si衬底中的电离化，产生了附加的耗尽区，因而，增加了门限电压，如图所示。第76页，共118页，2023年，2月20日，星期五MOS器件二阶效应（2）静电反馈效应随着VDS的增加，在漏区这一边的耗尽层宽度会有所增加。第77页，共118页，2023年，2月20日，星期五（2）静电反馈效应这时漏区和源区的耗尽层宽度WD和WS表达式分别为：上式中，，因此γS修正为：可见，由于VDS的增加而造成的WD增加，会使阈值电压进一步下降。MOS器件二阶效应第78页，共118页，2023年，2月20日，星期五（3）窄沟道效应实际的栅总有一部分要覆盖在场氧化层上(沟道宽度以外)，因此场氧化层下也会引起耗尽电荷。当沟道宽度小于5um时，要考虑“边缘”效应。MOS器件二阶效应第79页，共118页，2023年，2月20日，星期五这部分电荷虽然很少，但当沟道宽度W很窄时，它在整个耗尽电荷中所占的比例将增大。与没有“边缘”效应时的情况相比较，栅电压要加得较大才能使沟道反型。这时V

TH被修正为：MOS器件二阶效应（3）窄沟道效应第80页，共118页，2023年，2月20日，星期五（4）迁移率修正在栅电压增加时，表面迁移率率会有所下降。其经验公式为：式中，µ0表面迁移率；

Ecrit为栅-沟道的临界电场强度； Etra是横向电场系数，它表示VDS对栅-沟道电场的影响； EEXP为迁移率下降的临界指数系数。MOS器件二阶效应第81页，共118页，2023年，2月20日，星期五（5）沟道长度调制效应当VDS增大时，MOS管的漏端沟道被夹断并进入饱和，VDS进一步增大，该夹断点向源区移动，从而使沟道的有效长度减小，这就是沟道长度调制效应。在考虑了沟道长度调制效应后，器件的有效沟道长度为：式中：MOS器件二阶效应第82页，共118页，2023年，2月20日，星期五（5）沟道长度调制效应MOS器件二阶效应第83页，共118页，2023年，2月20日，星期五（6）载流子有限漂移速度引起的电流饱和对于同样的几何尺寸比、同样的工艺和偏置，短沟道器件比起长沟道器件来讲饱和电流要小。在MOS2模型中，引入了参数νmax表示载流子的最大漂移速率，于是有：MOS器件二阶效应第84页，共118页，2023年，2月20日，星期五（7）弱反型导电

MOSFET并不是一个理想的开关，实际上当VGS＜VTH时在表面处就有电子浓度，也就是当表面不是强反型时就存在电流。这个电流称为弱反型电流或次开启电流。SPICE2中定义一个新的阈值电压VON，它标志着器件从弱反型进入强反型。当VGS＜VON时为弱反型，当VGS＞VON时，为强反型。新的阈值电压VON表达式为：在弱反型导电时，漏源电流方程为：MOS器件二阶效应第85页，共118页，2023年，2月20日，星期五MOS3模型(Level=3)

MOS3模型是一个半经验模型，适用于短沟道器件，对于沟长2m的器件所得模拟结果很精确。在MOS3中考虑的器件二阶效应如下：（1）漏源电压引起的表面势垒降低而使阈值电压下降的静电反馈效应；（2）短沟道效应和窄沟道效应对阈值电压的影响；（3）载流子极限漂移速度引起的沟道电流饱和效应；（4）表面电场对载流子迁移率的影响。

MOS3模型参数大多与MOS2相同，但其阈值电压、饱和电流、沟道调制效应和漏源电流表达式等都是半经验公式，并引入了新的模型参数：η（EAT）、θ（THETA）和κ（KAPPA）。第86页，共118页，2023年，2月20日，星期五下面分别讨论MOS3半经验公式及这三个参数的意义：（1）阈值电压的半经验公式式中，η是模拟静电反馈效应的经验模型参数，

FS为短沟道效应的校正因子，

FN为窄沟道效应的校正因子。在MOS3中采用改进的梯形耗尽层模型，考虑了圆柱形电场分布的影响，如下页图所示。图中Wc为圆柱结耗尽层宽度；

Wp为平面结耗尽层宽度。第87页，共118页，2023年，2月20日，星期五下面分别讨论MOS3半经验公式及这三个参数的意义：（1）阈值电压的半经验公式梯形耗尽层模型第88页，共118页，2023年，2月20日，星期五下面分别讨论MOS3半经验公式及这三个参数的意义：（1）阈值电压的半经验公式杂质横向扩散示意图柱面平面球面xJxJScSc横向扩展宽度=0.8xj立体图剖面图第89页，共118页，2023年，2月20日，星期五（2）表面迁移率调制表示迁移率和栅电场关系的经验公式为：式中经验模型参数θ称为迁移率调制系数。（3）沟道长度调制减小量的半经验公式当VDS大于VDSAT时，载流子速度饱和点的位置逐渐移向源区，造成沟道长度调制效应。沟道长度的减小量ΔL为：上式中，EP为夹断点处的横向电场，κ为饱和电场系数。第90页，共118页，2023年，2月20日，星期五MOS电容主要包括栅极对衬底的电容CGB，源极对衬底的结电容CBS，漏极对衬底之间的结电容CBD。结电容由底部势垒面积电容和侧壁势垒周界电容两部分组成。MOS电容模型源扩散区面积漏扩散区面积多晶硅漏扩散区源扩散区W

b衬底俯视图CjpCjpCjpCjp第91页，共118页，2023年，2月20日，星期五MOS电容的基本计算公式结电容CBS和CBDMOS栅极电容其中ox=0.i=3.9×8.854×10-14F/cm其中Cja是每um2的结电容，Cjp是每um的周界电容N型器件P型器件Cja1×10-4pF/um21×10-4pF/um2Cjp9×10-4pF/um9×10-4pF/um第92页，共118页，2023年，2月20日，星期五3）PN结电容结电容由底部势垒电容和侧壁势垒电容两部分组成：MOS电容的模型式中，Cjo为单位底部面积零偏压时结电容；

Cjswo为单位侧壁长度零偏压时结电容；

AS，AD分别为源结和漏结底部电容面积；

PS，PD

P，P分别为源结和漏结侧壁电容周长； mj为底部电容梯度因子；msw为侧壁电容梯度因子；

V为结电势。 第93页，共118页，2023年，2月20日，星期五（2）栅电容栅电容CGB，CGS，CGD包括随偏压变化及不随偏压变化两部分：CGB＝CGB1＋CGB2

CGS＝CGS1＋CGS2

CGD＝CGD1＋CGD2其中不随偏压而变的部分是栅极与源区、漏区的交叠氧化层电容以及栅与衬底间的交叠氧化层电容(在场氧化层上)，即：CGB2＝CGB0L CGS2＝CGS0W CGD2＝CGD0WMOS电容的模型式中CGB0为每单位沟道长度的栅—衬底交叠电容；

CGS0、CGD0为每单位沟道宽度的栅极和栅漏交叠电容。第94页，共118页，2023年，2月20日，星期五随偏压而变的栅电容是栅氧化层电容与空间电荷区电容相串联的部分。列出了不同工作区栅电容的变化如下：工作区CGB1CGS1CGD1截止区COXWLeff00非饱和区0COXWLeff/2COXWLeff/2饱和区0(2/3)COXWLeff0不同工作区的栅电容4）栅电容MOS电容的模型第95页，共118页，2023年，2月20日，星期五漏区和源区的串联电阻会严重地影响MOS管的电学特性，串联电阻的存在使加在漏源区的有效电压会小于加在外部端口处的电压。SPICE2等效电路中插入了两个电阻rD和rS，它们的值可在模型语句：“．MODEL”中给定，也可通过MOSFET中的NRD和NRS来确定。rD＝RshNRD

rS＝RshNRS

式中，Rsh－漏扩散区和源扩散区薄层方块电阻；NRD—漏扩散区等效的方块数；NRS—源扩散区等效的方块数。5)串联电阻对MOS器件的影响

第96页，共118页，2023年，2月20日，星期五热噪声(thermalnoise)是由沟道内载流子的无规则热运动造成的，通过沟道电阻生成热噪声电压veg(T，t)，其等效电压值可近似表达为：式中，Df为所研究的频带宽度,T是绝对温度.设MOS模拟电路工作在饱和区,gm可写为：所以， ， 结论：增加MOS的栅宽和偏置电流，可减小器件的热噪声。5.4.6MOSFET的噪声(P67)第97页，共118页，2023年，2月20日，星期五闪烁噪声(flickernoise，1/f-noise)是由沟道处SiO2与Si界面上电子的充放电而引起。其等效电压值可表达为：式中，K2是一个系数，典型值为31024V2F/Hz；因为1，所以闪烁噪声被称之为1/f噪声。电路设计时，增加栅宽W，可降低闪烁噪声。两点说明：1.有源器件的噪声特性对于小信号放大器和振荡器等模拟电路的设计是至关重要的；2.所有FET(MOSFET,MESFET等)的1/f噪声都高出相应的BJT的1/f噪声约10倍。这一特征在考虑振荡器电路方案时必须要给予重视。第98页，共118页，2023年，2月20日，星期五5.5.3短沟道MOS场效应管BSIM3模型(Level=49)

MOS4模型，即是BSIM（Berkeleyshort-channelIGFETmodel）模型是由美国柏克利大学于1984年开发的，专门为短沟道MOS场效应晶体管而研制的模型。该模型是在物理基础上建立的，模型参数由工艺文件经模型参数提取程序自动产生。该模型适用于数字电路和模拟电路，精度高(有效沟道在1um时)，运行时间短。现已发表了BSIM1、BSIM2和BSIM3三种模型，但目前多数MOS工艺用BSIM3模型。BSIM1、BSIM2模型集中解决模型的精度与公式简化；BSIM3模型从物理机制解决模型参数与器件特性的关系。第99页，共118页，2023年，2月20日，星期五5.5短沟道MOS场效应管BSIM3模型(Level=49)

（1）短沟和窄沟对阈值电压的影响；（2）横向和纵向的非均匀掺杂；（3）垂直场引起的载流子迁移率下降；（4）体效应；（5）载流子速度饱和效应；（6）漏感应引起位垒下降；（7）沟道长度调制效应；（8）衬底电流引起的体效应；（9）次开启导电问题；（10）漏／源寄生电阻。在BSIM3模型中考虑了下列效应：第100页，共118页，2023年，2月20日，星期五67个DC参数13个AC和电容参数2个NQS模型参数10个温度参数11个W和L参数4个边界参数4个工艺参数8个噪声模型参数47二极管,耗尽层电容和电阻参数8个平滑函数参数(在3.0版本中)共有166(174)个参数!在BSIM3模型中包括了下列参数：第101页，共118页，2023年，2月20日，星期五阈值电压（1）垂直方向非均匀掺杂

（2）横向非均匀掺杂φ式中，表面反型电势φS=2φF， K1、K2分别为一阶、二阶体效应系数。第102页，共118页，2023年，2月20日，星期五阈值电压（3）短沟道效应式中ΔVTH是由于短沟效应而引起的阈值电降，它是通过沿沟道求解二维泊松方程得到：其中θ是短沟效应系数； VSO是衬底与源极之间PN结的内建电势。第103页，共118页，2023年，2月20日，星期五阈值电压（4）窄沟道效应式中，K3为窄宽度效应系数； K3B为窄宽度效应系数体效应因子；

WO为窄宽度效应参数；

W`eff为有效的沟道宽度。第104页，共118页，2023年，2月20日，星期五一个好的表面迁移率模型对于MOSFET模型的精度是致关重要的。一般讲，迁移率与很多工艺参数及偏置条件有关。BSIM3中所提供的迁移率公式是：迁移率式中，μO为低场迁移率；

UA为一阶迁移率下降系数；

UB为二阶迁移率下降系数；

UC为体