北邮数电VHDL试验报告_第1页
北邮数电VHDL试验报告_第2页
北邮数电VHDL试验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

本文格式为Word版，下载可任意编辑——北邮数电VHDL试验报告2023级数字电路试验报告

试验名称：EDA基础试验学生姓名：班级：班内序号：学号：日期：

1.试验要求

1.熟悉用QuartusII原理图输入法进行电路设计和仿真；2.把握QuartusII图形模块单元的生成与调用；

3.熟悉用VHDL语言设计组合规律电路和时序电路的方法；4.熟悉用QuartusII文本输入法和图形输入法进行电路设计；5.熟悉不同的编码及其之间的转换；6.把握触发器的规律功能及使用方法；

7.熟悉计数器、寄放器、锁存器、分频器、移位寄放器的设计方法8.把握VHDL语言的语法规范，把握时序电路描述方法；9.把握多个数码管动态扫描显示的原理及设计方法。

1.计算机2.直流稳压电源

3.数字系统与规律设计试验开发板

1.用规律门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。2.用试验内容1中生成的半加器模块和规律门设计实现一个全加器，仿真验证其功

能，并下载到试验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

3.用3线-8线译码器（74LS138）和规律门设计实现函数F，仿真验证其功能，并下载到试验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。4.用VHDL语言设计实现一个3位二进制数值比较器，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。

5.用VHDL语言设计实现一个4选1的数据选择器；一个8421码转换为格雷码的代码转换器；一个举重比赛裁判器；一个带同步置位和同步复位功能的D触发器；一个带异步复位的4位二进制减计数器；一个带异步复位的8421码十进制计数器；一个带异步复位的4位自启动环形计数器；一个带控制端的8位二进制寄放器，当控制端为‘1’时，电路正常工作，否则输出为高阻态；一个分频系数为12，分频输出信号占空比为50%的分频器。仿真验证其功能，并下载到试验板测试。要求用拨码开关和按键开关设定输入信号，发光二极管显示输出信号。（注：有几个不需要下载到试验板测试）

2.程序分析

全加器：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;ENTITYh_adderIS

PORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDENTITYh_adder;

ARCHITECTUREaOFh_adderISBEGIN

soain,b=>bin,co=>d,so=>e);u2:h_adderport

人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论