第1章 总线组成和总线功能

第1章总线组成和总线功能微型计算机总线主要由数据总线、地址总线、控制总线和电源等四部分组成。数据总线数据总线是外部设备和主控设备之间数据传送的数据通道，通常用D0........D表示，n表示数据宽度，如ISA总线宽度是16位，PCI总线和数据宽度是32位。总线中数据总线的宽度基本上反应了总线数据传输能力。地址总线地址总线是外部设备与主控设备之间传送地址信息的通道，通常用A0A1........A〃表示。地址总线的宽度，表示了该总线的寻址范围。如PC/AT机以及现在的常用计算机，在实模式下地址总线有16位地址线，则计算机系统所具有的基本寻址空间为210=1024MB空间，在微机中，I/O地址采用统一编码。在PCI总线中，内存空间、I/O空间、配置空间是从地址总线的译码空间中划分出的三个区域，由于PCI总线有32条地址线，寻址能力达232=4GB字节。控制总线控制总线是专供各种控制信号传送的通道。总线操作的各项功能都是由控制总线完成的。在ISA控制总线中，控制信号有总线允许、DMA传输、中断请求、I/O控制、存储器读写等。ISA控制总线可分为：I/O总线操作:外设与主控设备建立联系，数据在外设与主控设备之间流通，如硬盘读写、数据显示、数据传输等。I/O总线操作常用IN和OUT语句。DMA总线操作：用DMA方式在外设与存储器之间传送数据而封锁主控设备参与，由DMA控制器控制总线占有权。中断控制：外设通过中断线向主设备提出服务请求信号，主设备根据中断优先级进行响应。控制总线是总线中最有特色的部分。数据总线看宽度，表示计算机系统的计算能力和计算规模。地址总线看位数，它决定了系统的寻址能力，表明计算机构成的规模控制总线看特色，表示该总线的设计思维，控制方式及技巧。4.电源ISA总线及PCI总线电源由+12V，-12V，+5V，-5V。是系统必备的总线，其中+5V要求达电流供电。而PCI总线还有3.3V电源。总线功能计算机具有如下总线功能：数据传输功能中断功能多设备支持功能错误处理功能

数据传输数据传输是总线基本功能，用总线传输率来表示，即每秒传输字节的多少，单位是MB/s（兆字节/秒）也表示MBPS，表1-1列出几种总线的比较表1-1几种总线传输能力的比较总线类型总线宽度（位）总线频率（MHz）传输方式传输率STD82异步2MB/SISA168异步16MB/SPCI3233异步132MB/S2.中断中断是计算机对紧急事件响应的机制，是计算机反应灵敏与否的关键，当外部设备与主设备之间进行了服务条约时，中断是实现条约的联系信号，中断信号线的多少，反映了系统响应多个中断的能力，中断优先级是中断源申请服务的级别，ISA总线有14个中断源。多主设备支持多主设备支持功能是多个主设备使用同一条总线，这涉及到总线占有权问题，它由总线仲裁器决定，即那一个主设备申请占用总线，有总线仲裁器确定》在PCI总线中，有专门总线占用申请和总线占有权得到信号，这样，个主设备占用总线是合理的。错误处理错误处理是含（包括）系统错误，电池失效等错误检测处理。三.ISA总线1.ISA总线信号ISA（IndustrystandardArchitecture）工业标准体系结构共有98根线，ISA总线分为5类：地址线，数据线，控制线，时钟线，电源线。它们均连接到了主板上的ISA总线槽上，如图1所示。地址线SA0-SA19和LA17〜LA23。SA0-SA19是可以锁存的地址信号，LA17-LA23为非锁存地址信号。其中SA17-SA19和LA17-LA19是重复的。数据线SD0〜SD15。其中，SD0-SD7为低8位数据，SD8〜SD15为高8位数据控制线AEN 地址允许信号，高电平有效，由DMA控制器发出。AEN=1，表示处于DMA控制周期；AEN=0,表示非DMA周期。BALE地址锁存信号允许信号。该信号由总线控制器8288提供。其信号为高电平的时候CPU发出地址到系统总线，BALE的下降沿将SA0-SA19的地址信号锁存。•IOR I/O读命令，低电平有效，表示系统需要从外设读取数据。IOWI/O写读命令，低电平有效，表示该系统需要向外设写数据。SMEM和RSMEMW 存储器读/写命令，低电平有效，用于对A0〜A19这20位地址寻址的1MB内存的读/写操作。MEMR和MEMW存储器读/写命令，低电平有效，用于24为地址线全部存储空间读/写操作。MEMCS和6/OCS16分别是存储器16位片选和I/O16位片选信号，指明当前的数据传送是16位的存储周期或16为I/O周期。SBHE总线高字节允许信号。该信号有效表示数据总线上传送的是高字节数据。IRQ3〜IRQ7，IRQ9〜IRQ12，IRQ14和IRQ15外部设备中断请求输入线。它们分别接到主8259A和从8259A中断控制器中，这部分的知识将在以后详细讲述。DRQ0-DRQ3和DRQ5〜DRQ7 来自外部设备的DMA请求输入线，高电平有效，分别连到8237A和从8237ADMA控制器DACK0〜DACK3和DACK5〜DACK7DMA应答信号，低电平有效。有效的时候，表示DMA请求被接受，DMA控制器占有总线，进入DMA周期。T/CDMA计数结束信号，高电平有效，表示DMA传送的数据已经达到预设的字节数。通常用来结束DMA的一次数据传送。MASTER输入信号，低电平有效。需要占用总线的有主控功能的外设卡驱动这个信号。当外设的DEQ得到确认（DACK有效）后，才使MASTER＜效；之后，该设备保持对总线的控制直到MASTER无效。RESETDRV系统复位信号，高电平有效。当系统电源接通的时候该信号为高电平，等到所有的电平都达到规定后变为低，该信号用来复位和初始化接口和I/O设备。I/OCHCK I/O通道检查，低电平有效。当扩展卡上的存储器或I/O端口出现奇偶校验错的时候，该信号有效。I/OCHRDYI/O通道就绪，高电平有效表示就绪。如果扩展槽中的存储器或I/O端口速度慢而不能和处理器同步时，则可以将此信号变低，使处理器在正常总线周期中插入等待状态。OWS 零等待状态信号。该信号为低的时候，无需插入等待周期。

除了上述3类信号外，还有时钟OSC/CLK以及电源±12V,±5V及地线等。2.扩展PC总线一AT总线前64信号线分配，如表1-2所示。表1-2扩展PC总线一AT总线前64信号线分配类型信号类型I/O引脚有限电平功能说明时钟与定位OSCOB30周期为70ns的振荡信号，占空比2：1CLKOB20周期为167ns的系统时钟，占空比2：1RESDRVOB2高上电复位或初始化系统逻辑OWSIB8高零等待状态：无需插入等待状态，可完成总线周期数据总线SD0~SD7I/OA9〜A2高双向数据位0~7位，为处理机、存储器、I/O设备提供数据。SD0为最低有效位。地址总线SA0〜SA190A31〜％高地址位0〜19位，提供对存储器和I/O设备寻址，SA0为最低有效位BALE0B28高由82288总线控制器提供此信号允许锁存来自处理机的有效地址AEN0A11高允许DMA控制器控制地址总线，数据总线及读/与命令线，进行DMA传输控制总线IRQ3〜7,9IB25〜21,B4高I/O设备的中断请求线。IRQ"级最高DRQ1~3IB18,B6,B16高I/O设备的DMA请求线。哗优先级最高DACK1~3OB17,B26,B15低DMA应答线，分别对应DMA请求1~3级T/COB27高当一通道的计数终结时，由DMA控制器送出IORI/OB14低对指定I/O设备读命令IOWI/OB13低对指定的I/O设备与命令

SMEMROB12低对读与和只读存储器命令（小于1MB空间）SMEMWOB11低对读与存储器与命令（小于1MB）IA1低向CPU提供I/O设备或扩充存储器奇偶错I/OCHCKI/OCHROYIA10高I/O通道就绪，若是低速的存储器和I/O设备，则在检测到一个有效地址和一个读或与命令时，使该信号变低，总线周期用整形倍的时钟周期延长，但该信号低电平维持时间不得超过10个使时钟周期（15X167ns=2.5us）I/OB19低该信号用来才指示刷新周期REFRESH电源与地线+5v(B,B),—5v(B),+12v(B),—12v(B)3 29 5 9 7GNDB1 B10 B313.扩展PC总线一AT总线后36信号线分配，如表1-3所示。表1-3扩展PC总线一AT总线后36信号线分配类型信号名称I/O引脚有限电平功能说明数据总线SD8〜SD5I/OC11~C18高双向数据位8〜15位，为微处理器，存储器和I/O设备提供高8位。SBHEI/OC1高数据高位允许信号MEMCS16ID1低存储器16位心片选择信号I/OCS16ID2低I/O16位芯片选择信号地址LA7~LA3I/OC8~C2高存储器与I/O设备的高7位地址控制总线IRQ10〜12ID3〜D5高中断请求信号，IRQ10为最高级IRQ14〜15ID6〜D7高中断请求信号，IRQ15为最低级DRQ0ID9高DMA请求信号，DRQ。为最高级DRQ5~7I气,气,D15高DMA请求信号，DRQ5为最低级DACK0OD8低对DRQ°请求的应答信号DACK5〜7OD10，D12,D14低对DRQ5「请求的应答信号MASTERID17低控制系统总线处于三态MEMRI/OD9低对所有存储器的读命令MEMWI/OC10低对所有存储器的写命令电源与地线+5VD16电源GNDD18地线Note:IRQ3:通讯中断IRQ4:串行口中断IRQ5:并行口2中断IRQ6:软盘中断IRQ7:并行口1中断IRQ8:实时钟中断例：通过ISA总线槽，做一电路板，要求输入一个指令电路板上的蜂鸣器响，再输入一个指令蜂鸣器不响。I/O端口的选择由系统板通道端口地址分配表，0200-020FH地址是预留给游戏控制卡的，当系统没有接它时，这写端口是保留的，即可以人为使用。这里选用0210H，0211H，作为地址译码端口。总线槽上用到的控制命令由于是在ISA总线槽上做插卡电路板，属于I/O接口电路，故用地址线SA0〜SA8,及iow命令。线路构成SASA。〜SA8IOW设计的思路是这样的，若选中210H端口，蜂鸣器响。若选中211H端口，蜂鸣器不响。当选中210H端口时，译码器输出Y=0。通过一反相器得到高电平，则蜂鸣器响。

当选中211H端口时，译码器的输出Y=1（即没有选中Y）蜂鸣器不响，电路如下图所示210H211H在地址线上分配如下A9210H211H在地址线上分配如下A9A810A7A6A5A40 001A3A2A1A00 000当执行movdx,0x210outdx,01时，总线执行如下操作。①A9〜A0=1000010000.AEN在执行out语句时，76W由低电平变为高电平。③当执行完movdx,0x210outdx,01语句时，硬件电路工作情况如下:当执行上述二语句时，74LS30输出为低电平。E0=0,E3=1，则译码器允许译码。74LS138CBA=000。*被选中， F=0经反相器三极管T为饱和状态，蜂鸣器响四.输入/输出与接口1.I/O接口概述1）什么是接口

微机系统的硬件结构王要有CPU、I/O设备和接口电路几大部分组成。I/O接口总线的连接示意图如图2所示。中央处理器I 卜JpU一、 、.内部总线地址锁存器 数据缓冲器 总线控制器w— 。y系统总线键盘控制器中断控制器定听计数器可编程并行端口显示器控制卡打印机控制卡键盘控制器中断控制器定听计数器可编程并行端口显示器控制卡打印机控制卡图2I/O接口总线的连接示意图接口是CPU与外部设备的连接电路，这里的“外部设备”是指除CPU本身以外的所有设备或电路。具体地讲，接口是CPU与内存及CPU与外部设备之间通过总线进行连接的逻辑电路，前者称为存储器接口，后者称为I/O接口。I/O通道的构成逻辑如图3所示。

RESReady准备就绪晶体振荡RDY除CLY.状态线CLKCEN总线控制

器等待状态逻辑内部地址线系统地址线内部数据线INTA中断应答数据或数据实时钟逻尊中断控制逻辑地址控制并行V接口V■INTR中断请求地址控制存储器读存储器写—I/O读I/O写数据地址控制数据地址控制中断请求级0地址锁存定时RESReady准备就绪晶体振荡RDY除CLY.状态线CLKCEN总线控制

器等待状态逻辑内部地址线系统地址线内部数据线INTA中断应答数据或数据实时钟逻尊中断控制逻辑地址控制并行V接口V■INTR中断请求地址控制存储器读存储器写—I/O读I/O写数据地址控制数据地址控制中断请求级0地址锁存定时V逻辑一数据M系统数据线/'、、、、q缓冲'、、,键盘接口■—DMA*逻辑7-15MEERMEMWIORIOWI/O通道（I/O扩展槽）系统总线中断号n总线请求HREQ总线应答HOLD总线主控MASTER（仅AT有）硬驱动卡打印机控制卡串行口控制卡\i图形显示控制卡软驱硬驱控制卡串口并口控制卡图3I/O通道的构成逻辑I/O接口的功能是负责实现CPU通过系统总线把I/O电路和外部设备互连在一起，按照电路和设备的复杂程度，I/O接口的硬件分成两大类：I/O接口芯片这些芯片大多是可编程的大规模集成电路，它们通过CPU输出不同的命令和参数，灵活的控制互连的I/O电路。微机中心这些集成接口芯片有定时/计数器8253/8254.中断控制器8259,DMA控制器8257,并行接口8255和单片机构成的键盘控制器等。I/O接口控制卡这些接口控制卡由若干集成电路，按一定的逻辑构成，如视频接口卡（又称为显卡），声卡，等等。2）I/O接口的组成I/O接口的功能实现即需要硬件的支撑，也需要软件的驱动。I/O接口实际上是微机与I/O设备间的硬件连接和软件控制的总称，接口中硬件和软件分别称为接口硬件和接口软件。A接口硬件接口电路通常做在一块大规模集成电路上，因而常被称为接口芯片。不同功能的接口电路，其结构虽然各不相同，但都是由寄存器和控制逻辑两大部分组成。数据缓冲器。缓冲寄存器有时也简称缓存器，它分为输入缓存器和输出缓存器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据。有了数据缓存器，就可以在高速工作的CPU与慢速工作的外设之间起协调和缓冲作用，实现数据传送的同步。由于输入缓存器的输出是接在数据总线上的，因此它必须有三态输出功能。控制寄存器控制寄存器用于存放处理器发来的控制命令和其他信息，以确定接口电路的工作方式和功能。由于现在的接口芯片大都具有可编程的特点，即可通过编程来选择或改变其工作方式和功能，这样，一个接口芯片就相当于具有多种不同的工作方式和功能，因此使用起来十分灵活和方便。控制寄存器是写寄存器，其内容只能由处理器写入，而不能读出。状态寄存器状态寄存器用于保存外设现行各种状态信息。它的内容可以被处理器读出，从而使处理器了解外设状态及数据传送过程中正在发生或最近已经发生的事情，供处理器做出正确的判断，使它能安全可靠地与接口完成交换数据的各种操作。特别当CPU以程序查询方式同外设交换数据时，状态寄存器更是必不可少的。CPU通过查询外设的忙与闲，良好与故障及就绪与不就绪等状态，才能正确地与之交换信息。以上三种寄存器是接口电路中的核心部分。为了保证在处理器和外设之间通过接口正确地传送数据，接口电路还必须包括下面几种控制逻辑电路。数据总线和地址总线缓存器数据总线和地址总线缓存器用于实现接口芯片内部总线和处理器外部总线的连接。如接口的数据总线可直接和系统数据总线相连接，接口的端口选择根据I/O寻址方式的要求与地址总线恰当地连接。端口地址译码器端口地址译码器用于正确选择接口电路内部各端口寄存器的地址，保证一个端口寄存器唯一地对应一个端口地址吗，以便处理器正确无误地与指定外设交换信息，完成规定的I/O操作。内部控制逻辑内部控制逻辑用于产生一些接口电路内部的控制信号，实现系统控制总线与内部控制信号的交换。对外联络控制逻辑对外联络控制逻辑用于产生与接收CPU和外设之间数据传送的同步信号。这些联络握手信号包括微处理器一边的中断请求和响应，总线请求和响应以及外设一边的准备就绪和选通等控制与应答信号。当然，并非所有接口都具有上述全部组成部分。但一般说来，数据缓冲寄存器，端口地址译码器和输入/输出操作控制逻辑是接口电路中的核心部分，任何接口都不可少。其他部分保证在处理器和外设之间通过接口正确地传送数据，全于是否需要，则取决于接口功能的复杂程度和CPU与外设的数据传送方式。B接口软件接口软件又称为设备驱动程序。从实现接口的功能来看，一个完整的设备驱动程序大约包括如下一些程序段。初始化程序对可编程接口芯片（或控制芯片）都需要通过其方式命令或或初始化命令设置工作方式及初始条件，这是驱动程序中的基本部分。传送方式处理程序段对I/O设备的处理，一般都涉及到输入/输出数据传送，针对CPU与I/O设备不同的数据传送方式，要有不同的处理程序段。主控程序段主控程序段即完成接口任务的程序段，如数据采集的程序段，包括发转换启动信号，查换结束信号，读数据，计算以及保存结果等内容。程序终止与退出程序程序终止与退出程序段包括程序结束退出前对接口电路中硬件的保护程序段，以及对操作系统中数据的恢复程序等。辅助程序段该程序段主要解决人机对话等内容。以上这些程序段是相互依存，统为一体的，只是为了一个完整的设备接口程序而划分成几个部分。2.I/O接口的端口寻址所谓端口是指I/O接口（包括接口芯片和接口控制卡）中供CPU直接存取访问的那些寄存器或特定硬件电路。一个I/O接口总要包括若干个端口，除常见的数据端口，命令端口和状态端口外，还有特殊用途的端口：方式控制端口，操作结果端口和地址索引端口等。微机中，采用I/O独立编址，这种编址方式是将I/O端口单独编址而不和存储空间合在一起。中央处理器对I/O端口和存储单元的不同寻址是通过不同的读/写控制信号IOR、IOW、MEMR和MEMW来实现的，CPU访问I/O端口必须采用专用的I/O指令（IN，OUT指令）AND，OR，TEST指令可用于对I/O设备内部寄存器的位操作。MOV指令可以在任意寄存器和端口之间传送数据。3.I/O端口地址分配不同的微机系统对I/O端口地址的分配是不同的。Inter系列PC微机I/O地址线16根，对应的I/O端口编址可达64K字节。由于IBM公司当初设计微机主板及规划接口卡时，其端口地址译码采用的是非完全译码方式，即只考虑了低10位地址线A0〜A9,而没考虑高6位地址线A10〜A15,故其I/O端口地址范围是0000H〜03FFH，总共只有1024个端口，并且把前512个端口分配给了系统版，后512个端口分配给了扩展槽上的常规外设。即一般0200-03FFH地址范围作为扩展槽用的口地址，用户接口一般在此范围进行口地址译码。因此，在实用中，仅用A0〜A9地址进行I/O口地址译码，并用A9进行分界，A9=0是微机系统板所有的端口，用户做接口卡时地址译码要保证a9=1。若微机扩展槽不够用，则可配置扩充机柜，它也备有多个槽。使用时，仅需在系统扩展槽中插一块扩展卡（用于提高总线带负载能力），在扩充机柜中插入一块接收卡，在用扩展电缆相连即可。后来在PC/AT系统中，做了一些调整。其中，前256个端口（0000H〜00FFH）供系统板上的I/O接口芯片使用，如表2-1所示；后768个端口（0100H〜03FFH）供扩展槽上的I/O接口控制卡或做在主机板上的I/O接口电路使用（例如，许多机器的硬盘接口是做在主机板上的），如表2-2所示。因各自的功能需要，PC系列及兼容机，不同型号的I/O端口的分配只能做到大体一致，有些端口地址可能不相同，在进行I/O接口卡的设计时，应首先弄清I/O口的地址分配。用户可以保留的I/O地址或未用的I/O卡端口。在表2-1中分配个每个接口芯片的I/O端口地址，在实际使用中，并未全部用完。例如，中断控制器825