嵌入式处理器体系结构

嵌入式处理器体系结构第1页/共264页(1)处理器设计的两种结构形式

CISC与RISC

(2)从计算机系统角度，强调访问存储器的设计原则

冯·诺依曼结构与哈佛结构

处理器体系结构概述第2页/共264页CISC和RISCCISC：复杂指令集（ComplexInstructionSetComputer）具有大量的指令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行RISC：精简指令集（ReducedInstructionSetComputer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单处理器体系结构概述第3页/共264页CISC与RISC的对比类别CISCRISC指令系统指令数量很多较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存储器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器进行算术和逻辑操作，Load/Store体系结构编译难以用优化编译器生成高效的目标代码程序采用优化编译技术，生成高效的目标代码程序处理器体系结构概述第4页/共264页嵌入式微处理器传统的微处理器采用的冯·诺依曼结构将指令和数据存放在同一存储空间中，统一编址，指令和数据通过同一总线访问。哈佛结构则是不同于冯·诺依曼结构的一种并行体系结构，其主要特点是程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编制、独立访问。与之相对应的是系统中设置的两条总线（程序总线和数据总线），从而使数据的吞吐率提高了一倍。处理器体系结构概述第5页/共264页冯·诺依曼体系结构指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2处理器体系结构概述第6页/共264页哈佛体系结构指令寄存器控制器数据通道输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据处理器体系结构概述第7页/共264页ARM微处理器的特点采用RISC指令集1.低功耗、低成本、高性能使用大量的寄存器ARM/THUMB指令支持流水线ARM处理器的特点第8页/共264页ARM微处理器的特点固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种；2.采用RISC体系结构使用单周期指令，便于流水线操作执行；大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/存储指令可以访问存储器，以提高指令的执行效率。ARM处理器的特点第9页/共264页ARM微处理器的特点31个通用寄存器，包括程序计数器（PC指针），均为32位的寄存器；3.大量使用寄存器6个状态寄存器，用以标识CPU的工作状态及程序的运行状态，均为32位。ARM处理器的特点第10页/共264页ARM微处理器的特点ARM微处理器支持两种指令集：ARM指令集和Thumb指令集。4.高效的指令系统ARM指令为32位的长度，Thumb指令为16位长度。Thumb指令集为ARM指令集的功能子集，但与等价的ARM代码相比较，可节省30％～40％以上的存储空间，同时具备32位代码的所有优点。ARM处理器的特点第11页/共264页ARM体系结构版本——V1

该版本的ARM体系结构，只有26位的寻址空间，没有商业化，其特点为：基本的数据处理指令（不包括乘法）；字节、字和半字加载/存储指令；具有分支指令，包括在子程序调用中使用的分支和链接指令；在操作系统调用中使用的软件中断指令。ARM体系结构的发展第12页/共264页

同样为26位寻址空间，现在已经废弃不再使用，它相对V1版本有以下改进：具有乘法和乘加指令；支持协处理器；快速中断模式中的两个以上的分组寄存器；具有原子性加载/存储指令SWP和SWPB。ARM体系结构的发展ARM体系结构版本——V2第13页/共264页寻址范围扩展到32位（目前已废弃），具有独立的程序：具有乘法和乘加指令；支持协处理器；快速中断模式中具有的两个以上的分组寄存器；具有原子性加载/存储指令SWP和SWPB。ARM体系结构版本——V3ARM体系结构的发展第14页/共264页

不在为了与以前的版本兼容而支持26位体系结构，并明确了哪些指令会引起未定义指令异常发生，它相对V3版本作了以下的改进：半字加载/存储指令；字节和半字的加载和符号扩展指令；具有可以转换到Thumb状态的指令（BX）；增加了用户模式寄存器的新的特权处理器模式。ARM体系结构的发展ARM体系结构版本——V4第15页/共264页在V4版本的基础上，对现在指令的定义进行了必要的修正，对V4版本的体系结构进行了扩展并增加了指令，具体如下：改进了ARM/Thumb状态之间的切换效率；E---增强型DSP指令集,包括全部算法操作和16位乘法操作；J----支持新的JAVA,提供字节代码执行的硬件和优化软件加速功能。ARM体系结构版本——V5ARM体系结构的发展第16页/共264页2001年推出ARMv6，它在许多方面做了改进如内存系统、异常处理和较好地支持多处理器。SIMD扩展使得广大的软件应用如Video和Audiocodec的性能提高了4倍。Thumb-2和TrustZone技术也用于ARMv6中。ARMv6第一个实现是2002年春推出的ARM1136J(F)-STM处理器，2003年又推出了

ARM1156T2(F)-S

和ARM1176JZ(F)-S处理器。ARM体系结构的发展ARM体系结构版本——V6第17页/共264页ARMv7定义了3种不同的处理器配置（processorprofiles）:ProfileA是面向复杂、基于虚拟内存的OS和应用的ProfileR是针对实时系统的ProfileM是针对低成本应用的优化的微控制器的所有ARMv7profiles实现Thumb-2技术，同时还包括了NEON™技术的扩展提高DSP和多媒体处理吞吐量400％

，并提供浮点支持以满足下一代3D图形和游戏以及传统嵌入式控制应用的需要。ARM体系结构版本——V7ARM体系结构的发展第18页/共264页ARMFamilyARM7™FamilyARM9™FamilyARM10™FamilyARM11™Family150DMIPS300DMIPS500DMIPS1000DMIPSARMCortex™FamilyARM720TARM1136JARM1176JZARM1026EARM920T/ARM922TARM926EJCortexAApplicationProcessorARM7TDMIARM1156T2ARM1026EARM946ECortexREmbeddedRTControllerARM7TDMIARM966EARM968ECortexMMicro-controllerARMArchitectureARM体系结构的发展第19页/共264页系列相应产品性能特点ARM7系列ARM7TDMI，ARM7TDMI-S，ARM720T，ARM7EJ三级流水性能：0.9MIPS/MHz,可达到130MIPS(Dhrystone2.1)

ARM9系列ARM920T，ARM922T

五级流水，性能：1.1MIPS/MHz，可达300MIPS(Dhrystone2.1)，单32-bitAMBAbus接口，支持MMUARM9E系列ARM926EJ-S,RM946E-S,ARM966E-S,ARM968E-S,ARM996HS

五级流水，支持DSP指令。性能：1.1MIPS/MHz，可达300MIPS(Dhrystone2.1)，高性能AHB,软核（softIP）

ARM10系列ARM1020E,ARM1022EARM1026EJ-S

6级流水支持分支预测（branchprediction），支持DSP指令。性能：1.35MIPS/MHz，可达430+Dhrystone2.1

MIPS，，可选支持高性能浮点操作，双64位总线接口，内部64位数据通路第20页/共264页系列相应产品性能特点ARM11系列ARM11MPCore,ARM1136J(F)-S,ARM1156T2(F)-S,ARM1176JZ(F)-S

8级流水线(9级ARM1156T2(F)-S)，独立的load-store和arithmetic流水线，支持分支预测和返回栈（ReturnStack）。强大的ARMv6指令集，支持DSP，SIMD(SingleInstructionMultipleData)扩展，支持ARMTrustZone、Thumb-2核心技术。740Dhrystone2.1MIPS，低功耗0.6mW/MHz(0.13µm,1.2V)Cortex系列Cortex-A8,Cortex-M3,Cortex-R4Cortex-A系列:面向用于复杂OS和应用的应用处理器（applicationsprocessors），支持ARM,ThumbandThumb-2指令集。Cortex-R系列：面向嵌入式实时领域的嵌入式处理器，支持ARM,Thumb,和Thumb-2指令集。Cortex-M系列：面向深嵌入式价格敏感的嵌入式处理器，只支持Thumb-2指令集SecurCore系列SecurCoreSC100，SecurCoreSC200用于SmartCard和SecureIC的32-bit解决方案。支持ARM和Thumb

指令集，软核。具有安全特征和低成本安全存储保护单元

第21页/共264页ARM7微处理器系列

ARM7系列是为低功耗的32位RISC处理器，最适合用于对价位和功耗要求较高的消费类应用。ARM7系列有如下特点：具有嵌入式ICE－RT逻辑，调试开发方便；极低的功耗，适合对功耗要求较高的应用，如便携式产品；能够提供0.9MIPS/MHz的三级流水线结构；代码密度高，并兼容16位的Thumb指令集；对操作系统的支持广泛，如WindowsCE、Linux、PalmOS等；指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品升级换代；主频最高可达130M，高速的运算处理能力能胜任绝大多数的复杂应用。ARM处理器系列第22页/共264页ARM7微处理器系列主要应用领域：工业控制、Internet设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用。ARM7系列微处理器包括如下几种类型的核：ARM7TDMI、ARM7TDMI-S、ARM720T、ARM7EJ。其中，ARM7TMDI是目前使用最广泛的32位嵌入式RISC处理器，属低端ARM处理器核。TDMI的基本含义为：T：支持16为压缩指令集Thumb；D：支持片上Debug；M：内嵌硬件乘法器（Multiplier）I：嵌入式ICE，支持片上断点和调试点；ARM处理器系列第23页/共264页ARM9微处理器系列

ARM9系列微处理器在高性能和低功耗特性方面提供最佳的表现。具有以下特点：5级整数流水线，指令执行效率更高。提供1.1MIPS/MHz的哈佛结构。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。全性能的MMU，支持WindowsCE、Linux、PalmOS等多种主流嵌入式操作系统。MPU支持实时操作系统。支持数据Cache和指令Cache，具有更高的指令和数据处理能力。ARM处理器系列第24页/共264页ARM9微处理器系列ARM9系列微处理器主要应用于无线设备、仪器仪表、安全系统、机顶盒、高端打印机、数字照相机和数字摄像机等。ARM处理器系列第25页/共264页ARM9E微处理器系列

ARM9E系列微处理器的主要特点如下：支持DSP指令集，适合于需要高速数字信号处理的场合。5级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。支持VFP9浮点处理协处理器。全性能的MMU，支持众多主流嵌入式操作系统。支持数据Cache和指令Cache，具有更高的处理能力。主频最高可达300M。ARM处理器系列第26页/共264页ARM9E微处理器系列ARM9E系列微处理器主要应用于下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。ARM9E系列微处理器包含ARM926EJ-S、ARM946E-S和ARM966E-S三种类型，以适用于不同的应用场合。ARM处理器系列第27页/共264页ARM10E微处理器系列

ARM10E系列微处理器的主要特点如下：支持DSP指令集，适合于需要高速数字信号处理的场合。6级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。支持VFP10浮点处理协处理器。全性能的MMU，支持众多主流嵌入式操作系统。支持数据Cache和指令Cache，具有更高的处理能力主频最高可达400M。内嵌并行读/写操作部件。ARM处理器系列第28页/共264页ARM10E微处理器系列ARM10E系列微处理器主要应用于下一代无线设备、数字消费品、成像设备、工业控制、通信和信息系统等领域。ARM10E系列微处理器包含ARM1020E、ARM1022E和ARM1026EJ-S三种类型，以适用于不同的应用场合。ARM处理器系列第29页/共264页SecurCore微处理器系列

SecurCore系列微处理器除了具有ARM体系结构各种主要特点外，还在系统安全方面具有如下的特点：带有灵活的保护单元，确保操作系统和应用数据的安全。采用软内核技术，防止外部对其进行扫描探测。可集成用户自己的安全特性和其他协处理器。ARM处理器系列第30页/共264页SecurCore微处理器系列SecurCore系列微处理器主要应用于一些对安全性要求较高的应用产品及应用系统，如电子商务、电子政务、电子银行业务、网络和认证系统等领域。SecurCore系列微处理器包含SecurCoreSC100、SecurCoreSC110、SecurCoreSC200和SecurCoreSC210四种类型，以适用于不同的应用场合。ARM处理器系列第31页/共264页ARM处理器（核）命名规则ARM{x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{-S}x——系列号y——存储管理/保护单元z——CacheT——Thumb指令集D——JTAG调试器M——快速乘法器I——嵌入式跟踪宏单元E——增强DSP指令J——Jazelle技术F——向量浮点单元S——可综合的内核2：带MMU4：带MPU6：无MMU和MPU0：标准cache2：小cache6：可变cacheARM7TDMIARM926EJ-SARM966ESARM1022EARM处理器系列第32页/共264页ARM处理器的先进技术（1）流水线技术

流水线(Pipeline)技术：几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp第33页/共264页最简单的3级流水线低功耗嵌入式领域的经典产品ARM7就是采用这种3级流水线结构。ARM处理器的先进技术第34页/共264页史上最经典的5级流水线早期的MIPS、ARM9等处理器使用这种流水线，以后的处理器也都能看到它的影子，包括x86处理器等。ARM处理器的先进技术第35页/共264页ARM处理器的先进技术（2）超标量执行

超标量(Superscalar)执行：超标量CPU采用多条流水线结构

执行1取指指令译码2译码1执行2执行1取指译码2译码1执行2流水线1流水线2数据回写第36页/共264页ARM处理器的先进技术第37页/共264页ARM处理器的先进技术超标量处理器

第38页/共264页指令并行Superscalar超标量VLIW超长指令字ARM处理器的先进技术第39页/共264页处理器的并行设计ARM处理器的先进技术第40页/共264页并行总结ARM处理器的先进技术第41页/共264页ARM处理器的先进技术（3）高速缓存（CACHE）第42页/共264页ARM处理器的先进技术第43页/共264页Cache的工作原理ARM处理器的先进技术第44页/共264页ARM处理器的先进技术第45页/共264页四级存储结构寄存器＋Cache＋主存＋辅存CPU内部高速电子线路(如触发器)一级：在CPU内部二级：在CPU外部一般为静态随机存储器SRAM。一般为半导体存储器，也称为短期存储器；解决读写速度问题；包括磁盘（中期存储器）、磁带、光盘（长期存储）等；解决存储容量问题；其中：cache-主存结构解决高速度与低成本的矛盾；主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；ARM处理器的先进技术第46页/共264页ARM处理器的先进技术（4）总线和总线桥总线是CPU与存储器和设备通信的机制，是计算机各部件之间传送数据、地址和控制信息的公共通道。片内总线或内部总线：连接CPU内部各主要功能部件片外总线：CPU与存储器（RAM和ROM）和I/O接口之间进行信息交换的通道数据总线Dbus地址总线Abus控制总线Cbus按相对于CPU位置划分按功能和信号类型总线分类第47页/共264页总线宽度总线频率总线带宽总线带宽(单位:MB/s)=（总线宽度/8）×总线频率如：总线宽度32位，频率66MHZ，则总线带宽=（32/8）*66MHz=264MB/s总线的主要参数又称总线位宽，指的是总线能同时传送数据的位数。如16位总线就是具有16位数据传送能力。总线工作速度的一个重要参数，工作频率越高，速度越快。通常用MHz表示。又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输率越高。ARM处理器的先进技术总线和总线桥第48页/共264页ARM处理器的先进技术第49页/共264页ARM处理器的先进技术第50页/共264页ARM处理器的先进技术第51页/共264页ARM处理器的先进技术总线和总线桥原因：数据宽度：高速总线通常提供较宽的数据连接。成本：高速总线通常采用更昂贵的电路和连接器。桥允许总线独立操作，这样在I/O操作中可提供某些并行性。一个微处理器系统可能含有多条总线高速总线低速总线高速设备低速设备桥总线互联的电路第52页/共264页ARM处理器的先进技术总线和总线桥存储器高速设备CPU低速设备低速设备桥高速总线低速总线多总线系统第53页/共264页ARM处理器的先进技术第54页/共264页北桥南桥前端总线FrontSideBusARM处理器的先进技术第55页/共264页ARM处理器的先进技术第56页/共264页ARM处理器的先进技术AMBA总线AMBA（AdvancedMicrocontrollerBusArchitecture）是ARM公司研发的一种总线规范，目前主要版本为2.0版本。AHB(AdvancedHigh-performanceBus)：用于高性能系统模块的连接，支持突发模式数据传输和事务分割；可以有效地连接处理器、片上和片外存储器，支持流水线操作。APB（AdvancedPeripheralBus）：用于较低性能外设的简单连接，一般是接在AHB系统总线上的第二级总线。第57页/共264页ARM处理器的先进技术测试接口ARMCPUSDRAMControlSRAMLCDControl桥并行接口串行接口TimerUART基于AMBA总线的典型系统AHB系统总线APB外部总线AMBA总线第58页/共264页第59页/共264页ARM微处理器的工作状态

从编程的角度看，ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：ARM状态

此时处理器执行32位的字对齐的ARM指令Thumb状态

此时处理器执行16位的、半字对齐的Thumb指令

ARM处理器的工作状态第60页/共264页ARM与THUMBTHUMB指令是ARM指令的子集可以相互调用，只要遵循一定的调用规则Thumb指令与ARM指令的时间效率和空间效率关系为:存储空间约为ARM代码的60％～70％指令数比ARM代码多约30％～40％存储器为32位时ARM代码比Thumb代码快约40％存储器为16位时Thumb比ARM代码快约40～50％使用Thumb代码，存储器的功耗会降低约30％ARM处理器的工作状态第61页/共264页ARM处理器的工作状态Thumb指令集具有灵活、小巧的特点ARM指令集支持ARM核所有的特性，具有高效、快速的特点第62页/共264页状态切换方法

ARM指令集和Thumb指令集均有切换处理器状态的指令，并可在两种工作状态之间切换，在开始执行代码时，应该处于ARM状态。ARM处理器的工作状态注意：两个状态之间的切换并不影响处理器模式或寄存器内容。第63页/共264页切换到Thumb状态当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到Thumb状态。当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。ARM处理器的工作状态;从Arm状态切换到Thumb状态

LDRR0,=Lable+1BXR0地址最低位为1，表示切换到Thumb状态跳转地址标号第64页/共264页切换到ARM状态当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器的工作状态;从Thumb状态切换到ARM状态

LDRR0,=LableBXR0地址最低位为0，表示切换到ARM状态跳转地址标号第65页/共264页

ARM体系结构直接支持的数据类型字节8位半字16位（必须分配为占用两个字节）字32位（必须分配为占用4个字节）1112342ARM直接支持的数据类型第66页/共264页ARM微处理器的存储器格式

ARM体系结构所支持的最大寻址空间为4GB（232字节）ARM体系结构将存储器看作是从0地址开始的字节的线性组合。从0字节到3字节放置第一个存储的字数据，从第4个字节到第7个字节放置第二个存储的字数据，依次排列。ARM体系结构可以用两种方法存储字数据，称之为大端格式和小端格式。可以通过硬件的方式设置（没有提供软件的方式）端模式ARM处理器的存储器组织第67页/共264页大端格式

在这种格式中，字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中ARM处理器的存储器组织大端的数据存放格式低地址高地址地址A地址A+1地址A+2地址A+3最高有效字节的地址就是该word的地址最高有效字节位于最低地址worda=0xf6

73

4b

cdf6734bcd第68页/共264页小端格式

低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节ARM处理器的存储器组织小端的数据格式

低地址高地址地址A地址A+1地址A+2地址A+3最低有效字节的地址就是该word的地址最低有效字节位于最低地址worda=0xf6

73

4b

cdf6734bcd第69页/共264页数据信息状态信息控制信息数字量模拟量开关量连续几位二进制形式表示的数或字符。如键盘输入的信息以及打印机、显示器输出的信息等时间上连续变化的量，如温度、压力、流量等只有两个状态的量，如阀门的合与断、电路的开与关等CPU与I/O设备之间的接口信息反映外设当前工作状态的信息READY信号：输入设备是否准备好BUSY信号：输出设备是否忙……CPU向外部设备发送的控制命令信息读写控制信号时序控制信号中断信号片选信号其它操作信号ARM处理器的I/O编址方式第70页/共264页I/O端口的编址方式I/O端口的编址方法，即I/O端口的地址安排方式存储器映射编址I/O映射编址I/O端口的地址与内存地址统一编址，即I/O单元与内存单元在同一地址空间I/O端口与内存单元分开编址，即I/O单元与内存单元都有自己独立的地址空间ARM处理器的I/O编址方式第71页/共264页存储器映射编址I/O映射方式优点可采用丰富的内存操作指令访问I/O单元无需单独的I/O地址译码电路无需专用的I/O指令I/O单元不占用内存空间I/O程序易读缺点外设占用内存空间I/O程序不易读I/O操作指令仅有单一的传送指令,I/O接口需有地址译码电路举例ARM中，I/O端口与内存单元统一编址Intel80X86系列，I/O端口与内存单元分开编址，I/O端口有自己独立的地址空间，其大小为64KBARM处理器的I/O编址方式第72页/共264页ARM微处理器I/O编址方式ARM的I/O端口都是内存映射的方式，即对I/O端口的访问与内存的访问的方式完全一样。通常将I/O所映射的存储系统标识为非高速缓存(uncachable)和非缓冲（unbufferable)。ARM处理器的I/O编址方式第73页/共264页七中处理器工作模式ARM处理器的工作模式处理器模式说明备注

用户(usr)正常程序执行模式不能直接切换到其它模式

系统(sys)运行操作系统的特权任务与用户模式类似，但具有可以直接切换到其它模式等特权

快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式

中断(irq)用于通用中断处理IRQ异常响应时进入此模式

管理(svc)操作系统保护模式系统复位和软件中断响应时进入此模式

中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处

未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式第74页/共264页ARM微处理器：CPU模式User模式程序不能访问有些受保护的资源只能通过异常的形式来改变CPU的当前运行模式特权模式可以存取系统中的任何资源System模式与User模式的运行环境一样但是它可以不受任何限制的访问任何资源该模式主要用于运行系统中的一些特权任务FIQ模式IRQ模式Supervisor模式Abort模式Undefined模式异常模式：主要是在外部中断或者程序执行非法操作时会触发ARM处理器的工作模式第75页/共264页用户模式和特权模式除了用户模式之外的其他6种处理器模式称为特权模式特权模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式的切换。特权模式中，除系统模式外，其他5种模式又称为异常模式大多数的用户程序运行在用户模式下，此时，应用程序不能够访问一些受操作系统保护的系统资源，应用程序也不能直接进行处理器模式的切换。用户模式下，当需要进行处理器模式切换时，应用程序可以产生异常处理，在异常处理中进行处理器模式的切换。ARM处理器的工作模式第76页/共264页ARM处理器的工作模式特权模式处理器模式说明备注

用户(usr)正常程序工作模式不能直接切换到其它模式

系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权

快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式

中断(irq)用于通用中断处理IRQ异常响应时进入此模式

管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式

中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处

未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式

除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。

未定义(und)

中止(abt)

管理(svc)

中断(irq)

快中断(fiq)

系统(sys)第77页/共264页ARM处理器的工作模式异常模式处理器模式说明备注

用户(usr)正常程序工作模式不能直接切换到其它模式

系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权

快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式

中断(irq)用于通用中断处理IRQ异常响应时进入此模式

管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式

中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处

未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式

未定义(und)

中止(abt)

管理(svc)

中断(irq)

快中断(fiq)

这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。第78页/共264页ARM处理器的工作模式用户和系统模式处理器模式说明备注

用户(usr)正常程序工作模式不能直接切换到其它模式

系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权

快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式

中断(irq)用于通用中断处理IRQ异常响应时进入此模式

管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式

中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处

未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式

这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。

系统(sys)

用户(usr)第79页/共264页寄存器组织

ARM微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。但是这些寄存器不能被同时访问，具体哪些寄存器是可编程访问的，取决微处理器的工作状态及具体的运行模式。但在任何时候，通用寄存器R14～R0、程序计数器PC、一个或两个状态寄存器都是可访问的。

ARM处理器的寄存器组织第80页/共264页ARM状态下的寄存器组织

未分组寄存器R0～R7分组寄存器R8～R14程序计数器PC(R15)ARM处理器的寄存器组织当前程序状态寄存器CPSR(R16)第81页/共264页未分组寄存器R0～R7在所有的运行模式下，未分组寄存器都指向同一个物理寄存器，他们未被系统用作特殊的用途，因此，在中断或异常处理进行运行模式转换时，由于不同的处理器运行模式均使用相同的物理寄存器，可能会造成寄存器中数据的破坏，这一点在进行程序设计时应引起注意。ARM处理器的寄存器组织第82页/共264页分组寄存器R8～R12每次所访问的物理寄存器与处理器当前的运行模式有关R8～R12：每个寄存器对应两个不同的物理寄存器当使用fiq模式时，访问寄存器R8_fiq～R12_fiq；当使用除fiq模式以外的其他模式时，访问寄存器R8_usr～R12_usr。ARM处理器的寄存器组织第83页/共264页分组寄存器R13～R14R13、R14：每个寄存器对应6个不同的物理寄存器其中的一个是用户模式与系统模式共用，另外5个物理寄存器对应于其他5种不同的运行模式采用以下的记号来区分不同的物理寄存器：R13_<mode>R14_<mode>mode为以下几种之一：usr、fiq、irq、svc、abt、und。ARM处理器的寄存器组织第84页/共264页堆栈指针—R13R13在ARM指令中常用作堆栈指针，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。由于处理器的每种运行模式均有自己独立的物理寄存器R13，在初始化部分，都要初始化每种模式下的R13，这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复。ARM处理器的寄存器组织第85页/共264页子程序连接寄存器—R14R14也称作子程序连接寄存器或连接寄存器LR。当执行BL子程序调用指令时，可以从R14中得到R15（程序计数器PC）的备份。其他情况下，R14用作通用寄存器。在每一种运行模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值拷贝给R14，执行完子程序后，又将R14的值拷贝回PC，即可完成子程序的调用返回。ARM处理器的寄存器组织第86页/共264页程序计数器PC(R15)ARM状态下，位[1:0]为0，位[31:2]用于保存PC；Thumb状态下，位[0]为0，位[31:1]用于保存PC；R15虽然也可用作通用寄存器，但一般不这么使用，因为对R15的使用有一些特殊的限制，当违反了这些限制时，程序的执行结果是未知的。由于ARM体系结构采用了多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加8个字节。ARM处理器的寄存器组织第87页/共264页程序状态寄存器(CPSR/SPSR)每一种运行模式下又都有一个专用的物理状态寄存器，称为SPSR（备份的程序状态寄存器），异常发生时，SPSR用于保存CPSR的值，从异常退出时则可由SPSR来恢复CPSR。由于用户模式和系统模式不属于异常模式，他们没有SPSR，当在这两种模式下访问SPSR，结果是未知的。ARM处理器的寄存器组织寄存器R16用作CPSR(当前程序状态寄存器)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。第88页/共264页ARM状态下的寄存器组织寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiq*R9(SB,v6)R9R9_fiq*R10(SL,v7)R10R10_fiq*R11(FP,v8)R11R11_fiq*R12(IP)R12R12_fiq*R13(SP)R13R13_svc*R13_abt*R13_und*R13_irq*R13_fiq*R14(LR)R14R14_svc*R14_abt*R14_und*R14_irq*R14_fiq*R15(PC)R15状态寄存器R16(CPSR)CPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq第89页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiqARM状态各模式下的寄存器SPSR_fiqSPSR_irqSPSR_undSPSR_abtSPSR_abtCPSRR15R14_fiqR14_irqR14_undR14_abtR14_svcR14R13_fiqR13_irqR13_undR13_abtR13_svcR13R12_fiqR12R11_fiqR11R10_fiqR10R9_fiqR9R8_fiqR8R7R6R5R4R3R2R1R0所有的37个寄存器，分成两大类：31个通用32位寄存器；6个状态寄存器。第90页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq无CPSRR15R14R13R12R11R10R9R8R7R6R5R4R3R2R1R0用户无CPSRR15R14R13R12R11R10R9R8R7R6R5R4R3R2R1R0系统SPSR_abtCPSRR15R14_svcR13_svcR12R11R10R9R8R7R6R5R4R3R2R1R0管理SPSR_abtCPSRR15R14_abtR13_abtR12R11R10R9R8R7R6R5R4R3R2R1R0中止SPSR_undCPSRR15R14_undR13_undR12R11R10R9R8R7R6R5R4R3R2R1R0未定义SPSR_irqCPSRR15R14_irqR13_irqR12R11R10R9R8R7R6R5R4R3R2R1R0中断SPSR_fiqCPSRR15R14_fiqR13_fiqR12_fiqR11_fiqR10_fiqR9_fiqR8_fiqR7R6R5R4R3R2R1R0快中断ARM状态各模式下可以访问的寄存器第91页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq一般的通用寄存器R13_fiqR13_irqR13_undR13_abtR13_svcR13R12_fiqR12R11_fiqR11R10_fiqR10R9_fiqR9R8_fiqR8R7R6R5R4R3R2R1R0

在汇编语言中寄存器R0～R13为保存数据或地址值的通用寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊用途，并且可用于任何使用通用寄存器的指令。第92页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq一般的通用寄存器R13_fiqR13_irqR13_undR13_abtR13_svcR13R12_fiqR12R11_fiqR11R10_fiqR10R9_fiqR9R8_fiqR8R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0

其中R0～R7为未分组的寄存器，也就是说对于任何处理器模式，这些寄存器都对应于相同的32位物理寄存器。第93页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq一般的通用寄存器R14_fiqR14_irqR14_undR14_abtR14_svcR14R13_fiqR13_irqR13_undR13_abtR13_svcR13R12_fiqR12R11_fiqR11R10_fiqR10R9_fiqR9R8_fiqR8

寄存器R8～R14为分组寄存器。它们所对应的物理寄存器取决于当前的处理器模式，几乎所有允许使用通用寄存器的指令都允许使用分组寄存器第94页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq一般的通用寄存器R12_fiqR12R11_fiqR11R10_fiqR10R9_fiqR9R8_fiqR8

寄存器R8～R12有两个分组的物理寄存器。一个用于除FIQ模式之外的所有寄存器模式，另一个用于FIQ模式。这样在发生FIQ中断后，可以加速FIQ的处理速度。第95页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq一般的通用寄存器

寄存器R13、R14分别有6个分组的物理寄存器。一个用于用户和系统模式，其余5个分别用于5种异常模式。R14_fiqR14_irqR14_undR14_abtR14_svcR14R13_fiqR13_irqR13_undR13_abtR13_svcR13第96页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq堆栈指针寄存器R13（SP）

寄存器R13常作为堆栈指针（SP）。在ARM指令集当中，没有以特殊方式使用R13的指令或其它功能，只是习惯上都这样使用。但是在Thumb指令集中存在使用R13的指令。第97页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq链接寄存器R14（LR）R14为链接寄存器（LR），在结构上有两个特殊功能：在每种模式下，模式自身的R14版本用于保存子程序返回地址；当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。第98页/共264页Lable程序A程序BR14R14（LR）寄存器与子程序调用BLLable地址A???MOVPC,LRR14(地址A)Lable???1.程序A执行过程中调用程序B；操作流程2.程序跳转至标号Lable，执行程序B。同时硬件将“BLLable”指令的下一条指令所在地址存入R14（LR）；3.程序B执行最后，将R14寄存器的内容放入PC，返回程序A；链接寄存器R14（LR）ARM处理器的寄存器组织第99页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq程序计数器R15（PC）

寄存器R15为程序计数器（PC），它指向正在取指的地址。可以认为它是一个通用寄存器，但是对于它的使用有许多与指令相关的限制或特殊情况。如果R15使用的方式超出了这些限制，那么结果将是不可预测的。第100页/共264页读R15的限制

正常操作时，从R15读取的值是处理器正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。由于ARM指令总是以字为单位，所以R15寄存器的最低两位总是为0。LDRR0,PC??????PCPC-4PC-8正在执行正在译码正在取指流水线状态地址程序代码程序计数器R15（PC）ARM处理器的寄存器组织第101页/共264页

当使用STR或STM指令保存R15时，会有一个例外。这些指令可能将当前指令地址加8字节或加12字节保存（将来可能还有其它数字）。偏移量是8还是12取决于具体的ARM芯片，但是对于一个确定的芯片，这个值是一个常量。所以最好避免使用STR和STM指令来保存R15，如果很难做到，那么应当在程序中计算出该芯片的偏移量。读R15的限制程序计数器R15（PC）ARM处理器的寄存器组织第102页/共264页计算偏移量(PC值和当前指令地址的差)程序代码：SUB R1,PC,#4 ;R1=下面STR指令的地址STR PC,[R0] ;保存STR指令地址+偏移量LDR R0,[R0] ;然后重装SUB R0,R0,R1 ;计算偏移量04812ARM状态程序计数器R15（PC）读R15的限制ARM处理器的寄存器组织第103页/共264页写R15的限制

正常操作时，写入R15的值被当作一个指令地址，程序从这个地址处继续执行（相当于执行一次无条件跳转）。

程序计数器R15（PC）ARM处理器的寄存器组织第104页/共264页写R15的限制

由于ARM指令以字节为边界，因此写入R15的值最低两位通常为0b00。具体的规则取决于内核结构的版本：在ARM结构V3版及以下版本中，写入R15的值的最低两位被忽略，因此跳转地址由指令的实际目标地址（写入R15的值）和0xFFFFFFFC相与得到；在ARM结构V4版及以上版本中，写入R15的值的最低两位为0，如果不是，结果将不可预测。程序计数器R15（PC）ARM处理器的寄存器组织第105页/共264页寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq当前程序状态寄存器CPSR

寄存器CPSR为当前程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。第106页/共264页Thumb状态下的寄存器组织

程序可以直接访问8个通用寄存器（R0～R7）、程序计数器（PC）、堆栈指针（SP）、连接寄存器（LR）和CPSR。同样，每一种特权模式下都有一组SP、LR和SPSR。

ARM处理器的寄存器组织Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集第107页/共264页Thumb状态下的寄存器组织图ARM处理器的寄存器组织第108页/共2