流水线实验报告计算机组成_第1页
流水线实验报告计算机组成_第2页
流水线实验报告计算机组成_第3页
流水线实验报告计算机组成_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

In 万用表1示波器11、顶层文件中实例化了cpu、datamen、insmemdatameminsmem模块与单周期中没有差别，故直接再次使用了单周期中的·代码。而cpu模块则需要较多修改，需要增加解决的功能。由于代码以及FPGA的过程中几乎很难触发结构，因此没有对结构进行处理。而对于数据，如果是是连续的ADD调用了同一寄存器这样的冒险，采用了forwarding的解决办法，将ALU计算后的结果传递到ALU的输。而对于例如三个ADD连续调用同一个寄存器这样的情况需要进行额外的判断，额外需要一个forwardcontrol的功能。而对于控制，由于是分支引起的，采用了预测分支不会实现的方式，根据上的内容，需要增加flush功能清除误判后执行的内容。而要实现流水线CPU，还需要增加流水线寄存器用于暂时保存前一阶段产生的可能要用于后一阶段运算2、首先是增加流水线寄存器，在IF与ID，ID与EX，EXMEM以及MEM与WB之间需要流水线寄存器，以IFIDlatch_ifid input[31:0] input[31:0] output[31:0] output[31:0] reg[31:0] always@(posedgeclkornegedge if if(clrn== // out_ins<= out_p4<= out_ins if if(enable== out_ins<= out_p4<= 32.31.32.其次是解决流水线，forwarding和forwardcontrol部分写在cpu模块中，forwarding代码如下 input[31:0] input[31:0] input[4:0] input reg[31:0] reg[31:0] always y= y= y= 25. input[31:0] input[31:0] input[4:0] input wires= wires=enable& assigny=s?a1: input[4:0] input[4:0] inputwreg, always always if((rs==wn||rt==wn&&~imme)&&wreg&& ze ze= endelse ze= 15.对于控制，采用了分支预测不会实现的方法，在IFID流水线寄存器中增加了FLUSH功能以清除误本次实验

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论