电子密码锁电路

千里之行，始于足下。第2页/共2页精品文档推荐电子密码锁电路电子密码锁电路

Standardizationofsanygroup#QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#

电子技术课程设计报告

——设计课题：电子密码锁电路

学院：电子信息工程学院

专业班级：电气081502班

姓名：韦福民

学号：

指导老师：闫晓梅

2010年12月

一.设计任务与要求：

设计一具电子锁及门铃电路，设计任务与要求：

1、其密码为8位二进制代码，开锁指令为串行输入码；

2、开锁输入码与密码一致时，锁被打开；

3、当开锁输入码与密码别一致时，则报警；

4、设置一具系统复位开关，所有的时刻数据用数码管显示出来

二.总体框图

1．这是一具由555组成的单稳态触发器，能够产生暂稳态脉冲，经过操纵开关的闭合就能够产生所需要的脉冲。

2．经过74LS164组成的移位寄存器向电路串行输入密码。

3．由两个74LS85组成的比较器用来预置和比较密码。

4．由74LS192组成的计数器用于记录输入输入密码个数。

5．该振荡器是由555定时器组成的多谐振荡器，多谐振荡器的功能实现一具周期为1S的脉冲信号。

6．由2个74LS192组成的减法计时器用于限制输入密码的时刻。

三．所用的器件和原理

1．定时器555

定时器555是一种多功能集成电路，只要在外部接上几个电阻电容，就能够组成施密特触发器、单稳态触发器和多谐振荡器。定时器555内部结构框图、符号图和功能表如下。

图1-1555管足图

图1-2LM555CN的内部原理图

表1-1LM555CN的逻辑功能表

RVI1VI2V0TD状态

0xx低导通

1>2/3Vcc>1/3Vcc低导通

11/3Vcc别变别变

12/3Vcc<1/3Vcc高截止

555定时器有二个比较器C1和C2，有一具RS触发器，R和S高电平有效。三极管VT1对清零起尾随作用，起缓冲作用。三极管VT2是放电管，将对外电路的元件提供放电通路。比较器的输入端有一具由三个5kW电阻组成的分压器，由此能够获得和两个分压值，普通称为阈值。555定时器的1足是接地端GND，2足是低触发端TL，3足是输出端OUT，4足是清除端Rd，5足是电压操纵端CV，6足是高触发端TH，7足是放电端DIS，8足是电源端VCC。

2.移位寄存器74LS164

移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作

用下，可以把寄存器中的数依次向右或向左移。它是一具同步时序逻辑电路,依照移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种；根

据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－

并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构

图2-174LS164引足图

74LS164是8位串入并出的移位寄存器，其内部结构与引足罗列如下图。74LS164由8个具有异步清除端的SR触发器组成，具有时钟端CP、清除端CLK、串行输入端A和B、8个输出端。

图2-274LS164的内部逻辑电路图

输入端A和B之间是与逻辑关系，当A和B基本上高电平常，相当于串行数据端接高电平，而其中若有一具是低电平就相当于串行数据段接低电平，普通将A和B端并在一起使用。下表为74LS164的功能表。

表2-174LS164的功能表

从其功能表能够看出，只要CLK端输入低电平，移存器无条件清0。惟独当CLK端接高电平，CP上升沿到达时，电路才也许按AB设置的方式执行移位或置数操作：AB=11时，AB=01或AB=10时移入0。

3．数据比较器74LS85

在一些数字系统当中经常要求比较两个数值的大小。为完成这一功能所设计的各种逻辑电路统称为数值比较器。

例如，是两个4位二进制数A3A2A1A0和B3B2B1B0,举行比较的话，应该

首先比较高位的A3和B3，假如A3＞B3,这么别管其他几位数码各为何值，确信A＞B．反之，若A3＜B3，则别管其他几位数码为何值，确信A＜B。假如A3﹦B3，

这就必要经过比较下一位数A2和B2的大小来推断A和B的大小了。依此类推，

确信能比较出结果来。

图3-174LS85内部结构图

图3-274LS85的管足图

表3-174LS85的功能表

74LS85是集成4位比较器，它还有级联输入端，经过级联输入端能够连接成8位、16位或更高位数的比较器。由其功能表能够看出，该比较器推断顺序为从高位到低位，若它们都相等，就推断级联信号。

4．计数器74LS192

图4-174LS192的引足图

图4-274LS192内部结构与引足罗列

74LS192是十进制同步加／减法计数器，采纳8421BCD码编码，具有直截了当清零、异步清零功能，表4-1为其功能表。

表4-174LS192的功能表

由功能表能够看出，当LD=1，CR=0，CPD=1时，假如有时钟脉冲加到CPU端，则计数器在预置数的基础上举行加法计数，当计到9（1001）时，CO端输出进位下落沿跳变脉冲；当LD=1，CR=0，CPU=1时，假如有时钟脉冲加到CPD端，则计数器在预置数的基础上举行减法计数，当计到0（0000）时，BO端输出借位下落沿跳变脉冲。

5.基本器件

与门、非门和或门的符号和功能表如下：

图5-1与门符号和真值表

图5-2非门的符号和真值表

图5-3或门的符号和真值表

四.功能模块

1.单稳态触发器

单稳态触发器有三个重要的特点：

（1）.它有稳态和暂稳态两个别同的工作状态；

（2）.在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时刻往后，再自动返回稳态；

（3）.暂稳态维持时刻的长短取决于电路本身的参数，与触发脉冲无关。

这是一具单稳态触发器，开关键space每闭合一次触发一下，由此能够产生暂稳态脉冲，经过操纵开关space的闭合就能够产生所需要的脉冲。2．移位寄存器

这是由74LS164组成的移位寄存器，其CLK端接在模块1单稳态触发器的输出端口3处，经过挑选开关的接通事情和脉冲信号触发达到向电路输入密码的功能。

3．计数器

这是由74LS192组成的加法计数器，ABCD四个输入端均接地，表示预置0000；CLR经过开关操纵清零。脉冲端UP接到单脉冲触发器的输出端，开关space的每闭合一次产生的脉冲令数码管显示数值加1。

4．数据比较器

这是由两个74LS85芯片组成的8位数据比较器，关于总体电路来讲这是一具译码电路，U3的接口接低电平，端口A＜﹦＞B也分不接在U2的端口A＜﹦＞B上。U2的A﹦即初始设定的密码是00000011，分不接移位寄存器的8个输出端口，当输入的密码与设定的初始密码一致时，U3的输出端口A﹦B输出高电平，接到开锁电路和报警电路。

5.减法计时器

这是由两个74LS192组成的减法计数器，DOWN接多谐振荡器的输出接口，置数端经过三个或门接到计数器的四个输出端，预置数为N=

（00110000）8421BCD=（30）10,当低位计数器的借位输出端BO输出借位脉冲时，高位计数器才举行减法计数。当计数到高、低位计数器都为零时，高位计数器输出端BO输出借位脉冲，接到报警电路。

6．多谐振荡器

由定时器组成的多谐振荡器电路图如下。从电路图可知，经过电阻R1和R2向电容C1充电，当充到Vc1=2／3Vcc时，比较器1输出低电平，输出端输出低

电平，放电管导通，电容经过电阻R2和放电管放电;当放到Vc1=1／3Vcc时，比较器2输出低电平，输出端输出高电平，放电管截止，电容开始充电，这样循环，产生振荡。

由于接上了二极管，因此当R1=R2=R时，T=C1In2R,可令R≈，C1=0.001F，则f=1，T=1s。

7．报警和开锁电路

1端接比较器的输出端，2端接计数器的输出端Q73端口接的是计时器的输出端。当计数器计到8是输出高电平到2端口，并且输入密码经比较器比较对错输出高低电平到1端，这时等X2或X1亮;而当计时器倒计到零时经非门输出高电平到3端，等X1亮，表示报警。

五.总体设计电路图

经过开关0和1的挑选，同时并且操纵开关J1键space的合闭，向移位寄存器74LS164移进脉冲，最终由数据比较器74LS85对所移进的数据和所设定的密码相比，当密码正确时，灯X2亮，并表示门开；当密码别正确时，灯X1亮，并表示报警。而当开关J1第一次合闭向移位寄存器74LS164移进脉冲的并且，计时器置数端相当于接高电平并开始倒计时，当倒计到零时BO输出借位脉冲X1亮并表示报警。开关J3是复位开关，当其闭合时，所有数据清零。

例如：开关J2接低电平，J3断开，即接了低电平，这时操纵开关J1键space，使其闭和6次，即让数码显示管的示数为6为止，然后将开关J2接高电平，此刻在来回闭合开关J22次，即使数码显示管的示数为8，此刻电路输入的密码是00000011，通过数据比较器电路的比较，发觉与设定的密码相

符，那个时候灯X1亮-表示门锁开；假如输入的密码是1111111的话，则灯X1亮。

六．心得体味

经过设计那个电子密码锁电路，我别仅巩固了我所学过的知识，我更理解了学知道了与会做彻底是两回事，而学以致用才是我们学习的真正目的。仿真和硬件实验中的连接图出错的要紧缘故基本上接线和芯片的接触别良以及接线的错误所引起的。接线的时候一定要细心,别要接错,并且也要学会怎么判不芯片的好坏,要是芯片坏了即