数字钟电路设计(常用版)

数字钟电路设计（常用版）(可以直接使用，可编辑完整版资料，欢迎下载）

本次设计题目：数字钟电路设计数字钟电路设计（常用版）(可以直接使用，可编辑完整版资料，欢迎下载）1简述数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。在控制系统中也常用来做定时控制的时钟源。2题目要求（1）具用时、分、秒十进制数字显示的计时器功能；（2）具有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。主要集成芯片：计时单元74160报时单元741923总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。“时计数器”采用12或24进制计数器，可实现对一天12h或24h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。数字钟的原理框图如图2.1所示。图2.1数字钟原理框图4单元电路设计提示本题目的设计采用自下而上的层次电路设计法。先设计单元电路，再设计总电路。秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。可用1Hz的秒脉冲时钟信号源替代。图2.21Hz的秒脉冲时钟信号源秒、分、时计时器电路秒计时器本质上为对1Hz的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。十位计数器选择QB和QC端做反馈端，经与非门输出至控制清零端CLR，形成6进制计数形式。十位计数器的反馈清零信号经非门变为高电平，可作为60进制计数器的进位信号。图2.3中，IO1～4送个位数码管显示，IO5～8送十位数码管显示，IO9接电源，IO10接1Hz信号源，IO11接高位计数器（分计数器）的时钟信号端。图2.360进制计数器电路分计时器形式上与秒计时器相同，均为60进制计数器，可参考图2.3。我的设计：（1）秒和分电路图分析：关于秒和分的设计主要是选取两片74160N芯片同时接入时钟信号，低片采取十进制，高片采取六进制，主要通过两个显示线路的选取来设置进位信号。高片选取了QA,QC即0101低位片选取了QA,QD即1001.这样显示从00-59实现了六十进制。同时实现置00位。其它选通控制端按需求接。（2）时电路图：分析：时电路的设计要考虑是十二进制还是二十四进制，当十二进制时需要接两片74160N的QA端数值从00-11构成十二进制，当为二十四进制时需要两片74160N高位片接QB低片接QA和QB数值从00-23构成二十四进制。关于选择二十四进制还是十二进制还要加上一个双向开关就可以实现。报时电路图：分析：报时电路主要是实现对小时的数进行记录然后通过记录的数值进行相应的报时。在两片74192N芯片的QAQBQCQD分别接上显示管可以记录的数值。根据显示的数值，然后依次减小直到减小到零，通过扬声器进行报时。整体电路图：5使用器件清单74160N六片74192N两片BUZZER一个数码显示管八个7400N三个7404N三个单刀双向开关三个74ALS10AM一个74ALS08M一个OR8一个5V信号源一个导线，49条接地，VCC各两个6调试结果与记录（1）实现时、分、秒十进制数字显示的计时器功能；（2）实现手动校时、校分的功能；（3）可以通过开关能实现小时的十二进制和二十四进制转换；（4）实现整点报时功能。7总结与体会1实现了实验的各项要求，同时锻炼了自己和队友的动手能力，协作能力。2在做实验前查了很多的关于芯片的知识，同时还向同学探讨困难，不懂的地方。在实验的过程中还向老师请教了很多的问题。3试验中还解决了些问题，像信号源必须接一个，才能实现它们的同步，扬声器的频率设置等问题。4利用仿真软件可以让我们清晰地了解到实验的过程，给自己留下了深刻的印象。对学习的深入思考有很大的帮助。5同时可以和课本的知识联系起来，增强了对知识的巩固和拓展。数字电路课程设计—数字电子钟课题任务：1.

由晶振电路产生１HZ标准秒信号2.

秒、分为六十进制计数器。3.

时为二十四进制计数器。4.

准确计时，以数字形式显示时、分、秒。5.

具有整点报时功能，整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音(1000HZ)。

参考器件：CD4060、74LS161、74LS248J、晶振、开关、喇叭、阻容元件及门电路等。设计要求：

２、进行总体方案设计与论证，画框图；

３、进行单元电路的设计；

４、元器件选择与参数计算；

５、用四号图纸绘制原理图；

６、撰写设计说明书，字数不得少于2500字；

参考文献。

数字电路的课程设计，那学期开学我就一直期待了，我喜欢电子制作，更何况这与学习牵上了，就像小时候等待放假过年一样，终于等到了它的到来。我欣喜若狂，打算两周之内要把实物做出来。

第一周开始找资料设计电路图，74LS161为常用的4位同步二进制加计数器，并且还具有并行数据的同步预置功能。多个74LS161可以实现无限进制计数,由74LS161组成的60进制及24进制制作的数字电子钟必须另加数码管译码器。由于我以前用过CD40110这块芯片，所以很快就想到了它，40110是十进制加减计数/译码/锁存/驱动集成一体的CMOS芯片，输出电流驱动能力大，可以直接接数码管显示。

两者比较，同样的功能74LS161使用的芯片就多于40110。CD40110逻辑功能如下：

第一周里，我把自己设计的电路经过一些单元模块的调试，都成功了，马上购买元件，不得不用了快递，元件邮递过来的期间开始画PCB板，并制作电路板，元件到时就可以安装了。装好后电路存在许多问题，我两天两夜没有睡觉，就呆在实验室调试，就剩2天了，一些小问题仍没有解决，但必须得开始写论文了。我又到图书馆查找芯片的具体资料，论文根据自己的制作一个一个字往上打的，总共附有20张图片和框图，都是自己画的。还高兴的把自己做的实物照片与PCB板图附上了，那时候班上没有几个会使用Protel的。以为至少也那个“良”的成绩吧。

直到查了成绩的那刻，我对老师真的很失望……不知道他们有阅读过论文没有。而别人仅仅是复制网上的就拿了优秀！付出了努力，却没有得到肯定，真的很伤心，但我对电子的爱好不会减少！继续努力吧！总体电路图如下：课程设计目录标题 1引言 1一、电路原理设计 11.1总体方案设计 21.2数字钟的组成原理图 31.3主干电路设计 ..31.3.1振荡器电路的设计1.3.2时间计数器电路的设计 ..1.3.3译码驱动电路的设计 ..1.3.4分频电路的设计 ..1.4扩展电路设计 ..61.4.1校时电路的设计 ..二、基于MULTISIM的电路仿真 72.1主干电路的仿真 8三、系统分析 83.1单元电路设计和器件选择 83.1.1定时器 3.1.2计数器 3.1.3译码显示 3.2工作原理 123.3电路原理总图 12结论......................................................................................................................................13致谢 13参考文献 14附录 15数字钟电路的分析与设计摘要数字钟是采用数字电路实现对“时”，“分”，“秒”的数字显示的计时装置。本系统由振荡器、分频器、计数器、译码器、LED显示器和校时电路组成，采用74LS系列（双列直插式）中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元的设计，总体调试，以实现它的计时周期为24小时，显示满刻度为23时59分59秒。关键词：振荡器分频器计数器译码器LED显示器引言数字钟是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等。所有这些都是以钟表数字化为基础的。因此，研究数字钟的应用原理及扩大其应用，有着非常现实的意义。一、电路原理设计本系统采用振荡器、分频器、计数器、译码器、显示器、校时电路组成。由LED七段数码管来显示译码器所输出的信号。采用了74LS系列中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。总体的设计方案如下。1.1总体方案设计一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。方案一：首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用清零法分别组成六十进制的“秒”计数器、六十进制“分”计数器、24进制“时”计数器。清零法适用于有异步置零输入端的集成计数器。原理是不管输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回到“0000”状态。清零信号消失后，计数器又可以从“0000”状态开始重新计数。使用CB555定时器的输出作为“秒”计数器的CP脉冲，把秒计数器的进位输出作为“分”计数器地CP脉冲，分计数器的进位输出作为“时”计数器的CP脉冲。使用74LS48为驱动器，共阴极七段数码管作为显示器。方案二：首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，24进制“时”计数器。置数法适用于具有预置数功能的集成计数器。对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端A、B、C、D的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。使用CB555定时器的输出作为“秒”计数器的CP脉冲，把“秒”计数器的进位输出作为“分”计数器的CP脉冲，“分”计数器的进位输出作为“时”计数器的CP脉冲。使用74LS48为驱动器，共阴极七段数码管作为显示器。方案一和方案二的设计都很正确，但是方案二在60进制计数器上采用的是置数法，比方案一效果要好。因为清零法在计数进位上不稳定，需要加一个触发器，效果才比较好，但是本着设计简洁，效果稳定的前提下采用方案二。通过数字钟方框图和原理图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器加分频器来实现。将标准“秒”信号送入“秒”计数器，“秒”计数器采用60进制计数器，每累计60秒发出一个分脉冲信号，该信号将作为“分”计数器的时钟脉冲。“分”计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到“时”计数器。“时”计数器采用24进制计时器。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。1.2数字钟的组成原理图数字钟的原理框图如图1-1所示，它是由振荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。工作时555定时器组成的电路产生稳定的脉冲信号，经过3次分频，得到“秒”脉冲信号，并送至计秒电路；当计秒电路满60时，输出秒进位信号，送计分电路；当计分电路满60时，输出分进位信号，送计时电路；当计时电路满24时，“时”、“分”、“秒”计数器同时自动清零。时显示器时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 振荡器 分 频器 图1-1数字钟方框图1.3主干电路的设计1.3.1振荡器是数字钟的心脏，它的作用是产生时间标准信号。数字钟的精度就主要取决于时间标准的频率和稳定度。振荡器可由晶振组成，也可以由555定时器组成。图1-2是由555定时器构成的1kHz的自激振荡器，计时是1Hz的脉冲才是1s计一次数，所以需要分频才能得到1Hz的脉冲。图1-2555定时器产生频率为1KHZ信号的电路1.3.2时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。1.3.2秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。“秒”计数器为60进制计数器。60进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS160可构成10进制以下的计数器，所以此电路中秒的计时采用74LS160来进行设计。1.3.2.2“分”计数器也是60进制计数器。同“秒”计数器一样是由74LS160计数器设计构成。1.3.2时计数器是24进制计数器。考虑到器件的统一能增强调试的成功性，同样采用两片74LS160十进制计数器产生计数和进位.1.3.3译码驱动电路的设计译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行编译，变成相应的数字。用于驱动LED七段数码显示常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。选用的计数器全部是二—十进制集成片，“秒”，“分”，“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映。每组输出的计数状态都按BCD代码以高低电平来表现。因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。将计数器和译码显示器连在一起。其电路连接图如图1-3所示。图1-3译码显示电路1.3.4分频器的主要功能是产生标准“秒”脉冲信号，选用中规模计数器74LS90就可以实现上述功能。该芯片内部有一个2分频和一个5分频器，要实现10分频就得将中规模计数器74LS90的QA端和其输入端INA相连，即可实现十分之一分频。将3片这样连接的74LS90级联，因为每片为十分之一分频器，3片级联就正好得到1Hz的标准“秒”脉冲信号。具体电路如图1-4。图1-4分频电路1.4扩展电路的设计1.4.1当时钟指示不准或停摆时，就需要校准时间。校准的方法很多，但对校时电路的要求是，在进行小时校正时不影响“分”和“秒”计数器的正常计数，最常用的有“快速校时法”。校正电路如图1-5所示。该电路由4个与非门和3个开关组成。其中与非门G1和G2组成R-S触发器，是用来防止开关抖动的。与非门G3和G4分别接到时个位进位端和分个位进位端。开关K1、、K2分别是时校正、分校正开关。当不校正时开关K1、、K2都处于闭合状态。当校正时位时，需要把开关K1打开，然后用手拨动开关K3，来回拨动一次，就能使时个位上的显示增加“1”，根据需要去拨动开关的次数，校正完毕后把K1开关闭合。校“分”位和校“时”位的方法一样。图1-5校时电路二、基于Multisim的电路仿真在当今电子设计领域，EDA设计和仿真是一个十分重要的设计环节。在众多的EDA设计和仿真软件中，Multisim以其强大的仿真设计应用功能，在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。Multisim及其相关库包的应用对提高学生的仿真设计能力，更新设计理念有较大的好处。Multisim是InteractiveImageTechnologies(ElectronicsWorkbench)公司推出的以Windows为基础的电路仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。它的前身EWB（电子实验平台）软件，最突出的特点是用户界面友好，各类器件和集成芯片丰富，尤其是其直观的虚拟仪表是Multisim的一大特色。Multisim所包含的虚拟仪表有：示波器，万用表，函数发生器，波特图图示仪，失真度分析仪，频谱分析仪，逻辑分析仪，网络分析仪等。而通常一个普通实验室是无法完全提供这些设备的。这些仪器的使用使仿真分析的操作更符合平时实验的习惯。本次毕业设计首先应用Multisim对所设计的电路图进行仿真修改，在保证电路无误的情况下搭建实际数字钟电路。2.1主干电路的仿真一个完整的数字电子钟有主电路和扩展电路组成。其主要功能是在接入电源时能正确的显示时、分、秒。由于Multisim是慢扫描，所以在给电路加“秒”脉冲时为了达到实际电子钟的走时效果，将用1kHz代替1Hz。而分频器的效果可以通过在分频器电路的各输出端接一示波器看波形的变化。具体的仿真效果如图2-1。图2-1主干电路仿真效果图三、系统分析与设计3.1单元电路设计和器件选择3.1.1定时器采用555定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。二者的逻辑功能和引脚排列完全相同，易于互换。其中双极型产品型号最后数码为555，CMOS型产品型号最后数码为7555。其内部原理图如图3-1。为了提高电路的带负载能力，还在输出端设置了缓冲器G4。如果将3端经过电阻接到电源上，那么只要这个电阻的阻值足够大，3端电压为高电平时4端电压也一定为高电平，4端电压为低电平时3端电压也一定为低电平。555定时器能在很宽的电源电压范围内工作，并可承受较大的负载电流。双极性555定时器的电源电压范围为5~16V，最大的负载电流达200mA。CMOS型7555定时器的电源电压范围为3~18V，但最大负载电流在4mA以下。使VC1和VC2的低电平信号为输入电压信号的不同电平，那么输出与输入之间的关系将为施密特触发特性；如果在Vi2加上一个低电平触发信号以后，经过一定的时间能在VC1端自动产生一个低电平信号，就可以得到单稳态触发器；如果能使VC1和VC2的低电平信号交替地反复出现，就可以得到多谐振荡器。图3-1555定时器内部原理图表3-1CB555的功能表输入输出RDVi1Vi2V0TD状态0XX低导通1>2/3Vcc>1/3Vc低导通1<2/3Vcc>1/3Vc不变不变1<2/3Vcc<1/3Vc高截止1>2/3Vcc<1/3Vc高截止3.1.2计数器(1)60进制计数器在数字钟的控制电路中，分和秒的控制都是一样的，都是60进制，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160的反馈置数法来实现十进制功能和六进制功能。图3-2是用74LS160构成六进制计数器的结构图，根据74LS160的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在下降沿来时计数器开始计数。图3-274LS160构成六进制计数器(2)24进制计数器数字钟的小时要用到3进制，要用到十进制，并且在计数到24时要清零，所以不能用单纯的十进制计数器，当计数计到24时，即显示的十位为2和个位为3时就要清零，这自然就要想到用与非门和非门反馈接到清零或置数端来实现。如图3-4图3-4控制小时显示的电路图3.1.3译码显示器电路由共阴极译码器74LS48和七段数码管LED组成。其真值表如表3-2。表3-274LS48BCD七段译码驱动器真值表74LS48引脚功能-----七段译码驱动器真值表十进制数输入BT/RB0输出LTRBIABCDabcdefg0H/0000H11111111H/0001H01100002H/0010H11011013H/0011H11110014H/0100H01100115H/0101H10110116H/0110H00111117H/0111H11100008H/1000H11111119H/1001H1110011字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的，通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。74LS48译码驱动器输出是高电平有效，所以配接的数码管必须采用共阴极接法，数码管的两个“S”引脚均接地。而74LS47译码驱动器是低电平有效，所以配接的数码管必须采用共阳极接法。共阴极数码管常用型号有BS201、BS202等。本试验主要采用共阴极数码管。图3-5是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。图3-5共阴极LED数码管的原理图3.2工作原理一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。“秒”信号产生器是整个系统的时基信号，在此用555定时器来实现。将555定时器与电阻、电容按照555定时器构成振荡器(图1-2)的接线，组成一个输出1kHz的脉冲信号，经过三分频后产生频率为1Hz的标准“秒”脉冲信号，将该标准“秒”信号送入“秒”计数器。“秒”计数器采用60进制计数法，其是由2片74LS160采用反馈置数法串联而成，每累计60秒发出一个分脉冲信号。从“秒”计数器输出的该信号将被送到“分”计数器。“分”计数器也采用60进制计数法，每累计60分钟，发出一个时脉冲信号，此计数原理与“秒”计数器完全相同。从“分”计数器输出的该信号将被送到“时”计数器。“时”计数器采用24进制计时器。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到74LS48译码器进行译码然后将其输出接到七段显示器上，通过LED七段显示器显示出来。只要按照图1-3接好电路图，输出的数码即可在数码管中对应显示。3.3电路原理总图数字电子钟的设计总电路图见附录。结论随着科学技术的不断发展，人们对时间计量的精确度要求越