单片机原理及应用 第二章

单片机原理及应用第二章第一页，共七十七页，2022年，8月28日§2.1MCS-51单片机逻辑结构与引脚功能一、MCS-51系列单片机的基本组成第二页，共七十七页，2022年，8月28日80C51单片机包括：面向控制的8位CPU和指令。4K字节的程序存储器（Flash）。128字节的数据存储器,21个特殊功能寄存器。可编程并行I/O口PO-P3，有32位双向输入/输出线。一个全双工串行口。两个16位定时器/计数器。五个中断源，两个中断优先级的中断结构。一个片内时钟振荡器和时钟电路。可寻址64K字节的程序存储器和64K字节的外部数据存储器。第三页，共七十七页，2022年，8月28日二、MCS-51系列单片机的内部结构

MCS-51系列单片机的内部结构框图第四页，共七十七页，2022年，8月28日1、CPU

CPU由运算器、控制器及一些特殊功能寄存器组组成、其结构形式与工作原理和一般的微处理器相同。可执行下述算术/逻辑运算。1.1、运算器算术与逻辑运算部件ALUALU由加法器和其他逻辑电路等组成。它的功能是，完成各种算术运算和逻辑运算，它可以进行加、减、乘、除、加1、减1、比较等算术运算和与、或、非、异或、取反、取补等逻辑运算。以及循环移位、位操作等。第五页，共七十七页，2022年，8月28日带进位和不带进位的加法带进位的减法两个八位无符号数的乘法和除法加1或减1操作逻辑“与”、“或”、“异或”操作、字节取反操作左右循环移位操作半字节交换二十进制（BCD码）调整比较和条件转移的判断等操作“位”操作：置位、清零、取反、条件判断、逻辑“与”、“或”等操作第六页，共七十七页，2022年，8月28日寄存器累加器ACC

累加器ACC，简称累加器A，它是一个8位寄存器，通过暂存器与ALU相连，在算术运算和逻辑运算时，通常用累加器A存放一个参加操作的数，作为ALU的一个输入，而ALU的运算结果又存入累加器A中。寄存器B

寄存器B一般用于乘、除法指令，它与累加器A配合使用。运算前，寄存器B中存放乘数或除数；运算后，B中保存了乘积的高位字节或商的余数部分。此外，寄存器B可作为存放中间结果的暂存寄存器使用。第七页，共七十七页，2022年，8月28日程序状态字寄存器PSW

运算操作过程中的一些状态信息存放在程序状态字寄存器PSW中，PSW寄存器的字节地址是DOH，PSW各位的符号与定义如下：

C—进位标志（CY），有进位或借位时，C=1，否则C=0；Cy=1提示无符号数运算超出范围。在进行位操作时，CY作为位累加器C，也称为布尔累加器。此外，循环移位指令和比较转移指令也会影响CY标志。

AC—辅助进位标志，当累加器中A3向A4有进位或错位时AC=1，否则AC=0；

F0—用户标志位，可由用户置“1”，或置“0”，作为某一种状态的标志；第八页，共七十七页，2022年，8月28日

OV—溢出标志，计算机中，带符号数通常是用补码表示的．对于单字节二进制补码，其所能表示数的范围是-128到+127，如果运算结果超出了这个数值范围，就称为溢出。一般两个同号数相加或两个异号数相减，有可能发生溢出；而两个同号数相减或两个异号数相加，则不会发生溢出。第九页，共七十七页，2022年，8月28日当两个正数相加，若和超过+127时，其结果的符号由正变负，即得出负数，这时OV＝l。

同理，两负数相加，结果应为负数，但因和数为-241＜-l28，有溢出而使结果为正数，此时OV=1。第十页，共七十七页，2022年，8月28日在乘法运算时，OV=1表示结果超过了255，即乘积分别在寄存器B和A中；反之表示乘积在A中。在除法运算时，OV=1表示除数为0，不能进行除法，反之除数不为0，可以进行除法。第十一页，共七十七页，2022年，8月28日P—奇偶标志，累加器A中“1”的个数为奇数时P=1，否则P=0；RS1，RS0：——工作寄存器组选择控制位。

000组（内部RAM地址00H～07H）011组（内部RAM地址08H～0FH）102组（内部RAM地址10H～17H）113组（内部RAM地址18H～1FH）

MCS—51单片机的零标志z不包含在PSW寄存器中，而直接安排在累加器A中第十二页，共七十七页，2022年，8月28日1.2控制器程序计数器PC

程序计数器PC（ProgramCounter）是16位专用寄存器，其内容表示下一条要执行的指令的地址，PC的内容有自动加1的功能。当CPU顺序地执行指令时，PC的内容以增量的规律变化着，于是当一条指令取出后，PC就指向下一条指令的地址，如果不按顺序执行指令，转移到某地址再继续执行指令，这时在跳转之前必须将转向的程序的入口地址送往程序计数器，以便从该入口地址开始执行程序。由此可见，PC实际上是一个地址指示器，改变PC中的内容就可以改变指令执行的次序，即改变程序执行的路线。当系统复位后，PC=0000H，CPU便从这一固定的入口地址开始执行程序。第十三页，共七十七页，2022年，8月28日堆栈指针SP

堆栈是为暂存数据或返回地址而在RAM区专门开辟的一个数据存放区，并按照“后进先出”的原则进行操作。

堆栈指针SP（StackPointer）是一个8位寄存器，用它存放栈顶的地址。进栈时，SP自动加1，将数据压入SP所指定的地址单元；出栈时，将SP所指示的地址单元中的数据弹出，然后SP自动减1，因此，SP总是指向栈顶。

系统复位后，SP初始化为07H，所以第一个压入堆栈的数据存放到08H单元，即堆栈区为从07H单元开始的一部分连续存储单元。第十四页，共七十七页，2022年，8月28日

SP的内容是可编程的，因而可将堆栈区定位到内部数据存储器的任意位置。堆栈的大小可用“深度”表示，用户在设定堆栈区时应该考虑到堆栈的深度，以便能满足子程序嵌套时的需要。第十五页，共七十七页，2022年，8月28日数据指针DPTR

数据指针DPTR（DataPointer）是一个16位的专用寄存器，专门用来存放16位数据存储器的地址，以便对外部数据存储器RAM读写数据，作间接寄存器使用。它可指向64K字节范围内的任一存储单元，也可以分成高字节DPH和低字节DPL两个独立的8位寄存器，这为修改DPTR的内容提供了方便。指令寄存器、指令译码器和CPU定时控制

CPU从程序存储器内取出的指令首先要送到指令寄存器，然后送入指令译码器，由指令译码器对指令进行译码，即把指令转变成执行该指令所需要的信号，使计算机正确地执行程序所要求的各种操作。第十六页，共七十七页，2022年，8月28日三、MCS-51

单片机的引脚功能

40只引脚双列直插封装（DIP）44只引脚方形封装方式为（4只无用）第十七页，共七十七页，2022年，8月28日40只引脚按其功能来分，可分为3类：（1）电源及时钟引脚:Vcc、Vss；XTAL1、XTAL2。（2）控制引脚：/PSEN、/EA、ALE、RESET（即RST）。（3）I/O口引脚：P0、P1、P2、P3，为4个8位I/O口的外部引脚。电源引脚（1）Vcc：+5V电源；（2）Vss：接地。时钟引脚

（1）XTAL1（19脚）：如果采用外接晶体振荡器时，此引脚应接地。（2）XTAL2（18脚）：接外部晶体的另一端。第十八页，共七十七页，2022年，8月28日并行I/O：共4个口，32根I/O线。

P0口：8位双向I/O口。当使用片外存储器（ROM及RAM）时，作低八位地址和数据总线分时复用。能驱动8个LSTTL负载。

P1口：8位、准双向I/O口。

P2口：8位、准双向I/O口。当使用片外存储器（ROM及RAM）时，输出高8位地址。P2口可以驱动4个LSTTL负载。

P3口：8位、准双向I/O口，具有内部上拉电路。P3提供各种替代功能。在提供这些功能时，其输出锁存器应由程序置1。P3口可以驱动4个LSTTL负载。第十九页，共七十七页，2022年，8月28日串行口：P3.0——RXD串行输入口P3.1——TXD串行输出口中断：P3.2——外部中断0输入P3.3——外部中断1输入定时器/计数器：P3.4——定时器/计数器T0的外部输入P3.5——定时器/计数器T1的外部输入数据存储器选通：P3.6——WR低电平有效，输出，片外存储器写选通。P3.7——RD低电平有效，输出，片外存储器读选通。第二十页，共七十七页，2022年，8月28日控制线RST/VPD—复位输入信号，高电平有效。在振荡器工作时，在RST上作用两个机器周期以上的高电平，将器件复位。其第二功能为备用电源输入端。EA/Vpp—片外程序存储器访问允许信号，低电平有效。EA=1，选择片内程序存储器（80C51为4KB，80C52为8KB）；EA=0，则程序存储器全部在片外而不管片内是否有程序存储器。其第二功能Vpp为编程电压输入端，使用8751编程时，施加21V的编程电压。第二十一页，共七十七页，2022年，8月28日ALE/PROG——地址锁存允许信号，输出。在访问片外存储器或I/O时，用于锁存低八位地址，以实现低八位地址与数据的隔离。由于ALE以1/6的振荡频率固定速率输出，可作为对外输出的时钟或用作外部定时脉冲。在EPROM编程期间，作输入。输入编程脉冲（PROG）

ALE可以驱动8个LSTTL负载。PSEN——片外程序存储器读选通信号，低电平有效。在从片外程序存储器取指期间，在每个机器周期中，当有效时，程序存储器的内容被送上P0口（数据总线）。第二十二页，共七十七页，2022年，8月28日四、MCS-51的外部总线结构第二十三页，共七十七页，2022年，8月28日第二十四页，共七十七页，2022年，8月28日§2.2MCS-51的寻址空间与存储器结构

80C51在物理结构上有四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器和片外数据存储器。在逻辑上，80C51有三个存储空间：片内外统一编址的64K字节的程序存储器地址空间（用16位地址）、片内128字节的数据存储器地址空间（用8位地址）、片外64K字节的数据存储器地址空间。在访问这三个不同的逻辑空间时，应采用不同的指令。第二十五页，共七十七页，2022年，8月28日§2.2MCS-51的寻址空间与存储器结构第二十六页，共七十七页，2022年，8月28日一、程序存储器EA引脚接高电平时，程序从片内程序存储器0000H开始执行，即访问片内存储器；当PC值超出片内ROM容量时，会自动转向片外程序存储器空间执行。EA引脚接低电平时，迫使系统全部执行片外程序存储器0000H开始存放的程序。对8031，由于片内无ROM/EPROM，必须使EA=0，程序存储器只能片外扩展，即0000H-FFFFH都是指向片外EPROM的。第二十七页，共七十七页，2022年，8月28日

在程序存储器中，有六个地址单元被保留用于某些特定的地址，如表所示。表

5种中断源的中断入口地址外部中断0 0003H

定时器0(T0) 000BH

外部中断1 0013H

定时器1(T1) 001BH

串行口 0023H第二十八页，共七十七页，2022年，8月28日

单片机复位后，程序计数器PC的内容为0000H，即系统从0000H单元开始执行程序。一般在0000H-0002H单元存放一条绝对转移指令，而用户设计的主程序应从跳转后的地址开始存放，以便CPU复位后，PC从0000H起始地址跳转到用户程序去执行。5个中断源的中断入口地址间隔都只有8个单元，存放中断服务程序往往是不够用的。所以通常在这些入口存放一条绝对转移指令，使程序转到相应的中断服务程序的起始地址。例：ORG0000HLJMPSTART

……..ORG1000HSTART:MOVTMOD,#27H

……..第二十九页，共七十七页，2022年，8月28日二、数据存储器

数据存储器用于存放运算的中间结果、数据暂存和缓冲以及标志位等。所以数据存储器由读写存储器RAM构成。8052片内RAM有256字节，片外最大可扩展64K字节RAM。片内和片外RAM是独立编址的，用不同的指令来访问不同的数据存储器，即用MOV指令访问片内RAM，而用MOVX指令访问片外RAM。片内数据存储器片内数据存储器的配置如图所示。片内数据存储器为8位地址，（8052）最大可寻址256个单元（00H-FFH），这是最灵活的地址空间。它由工作寄存器区、位寻址区和数据缓冲区组成，不同的地址区域内，功能不完全相同。第三十页，共七十七页，2022年，8月28日片内数据存储器通用RAM区80单元可位寻址区16单元工作寄存区第三十一页，共七十七页，2022年，8月28日片内数据存储器特殊功能寄存器第三十二页，共七十七页，2022年，8月28日1、工作寄存器000组（00H～07H）011组（08H～0FH）102组（10H～17H）113组（18H～1FH）第三十三页，共七十七页，2022年，8月28日1、工作寄存器在低128字节RAM区中，地址00H-1FH为通用工作寄存器区，共分为四个组，每组有8个工作寄存器R0-R7，共占用32个单元。工作寄存器和RAM地址的对应关系如表所示。每组寄存器均可选作CPU当前使用的工作寄存器组。用户可以通过指令对PSW中RSI和RSO的设置来决定CPU当前所使用的寄存器组。寄存器组别确定以后，究竟使用组中的哪一个寄存器就由8位地址号指示了。CPU复位以后，由于PSW中各位均为0，所以选定第0组工作寄存器。若程序中并不需要用四个工作寄存器组，那么剩下的工作寄存器组所对应的地位单元可以作为一般的数据缓冲区使用。第三十四页，共七十七页，2022年，8月28日2、位寻址区

20H-2FH为位寻址区。每个单元有8位，16个单元共128位，每一位分配有一个8位地址，称为位地址，其范围是00H-7FH。位寻址区的每一位都可以当作一个软件触发器，由程序直接进行位处理。程序设计时，通常把各种程序状态标志、位控制变量设在位寻址区内。同样，位寻址区的RAM单元也可以作为一般的数据缓冲器使用。

30H-7FH为数据缓冲区，用来存放数据。此外，用户堆栈一般设在这个区间。第三十五页，共七十七页，2022年，8月28日3、特殊功能寄存器SFR

在高128字节RAM区，80H-FFH地址为特殊功能寄存器SFR（SpecialFunctionalRegister）区，SFR是用于对片内功能模块进行管理、控制、监视的控制寄存器和状态寄存器，是一个具有特殊功能的RAM区。80C51有21个特殊功能寄存器，如I/O口锁存器，定时器、串行口缓冲器以及各种控制寄存器和状态寄存器都以特殊功能寄存器的形式出现，离散地分布在80H-FFH范围内。特殊功能寄存器的名称如下：第三十六页，共七十七页，2022年，8月28日3、特殊功能寄存器SFR第三十七页，共七十七页，2022年，8月28日3、特殊功能寄存器SFRA（或ACC）：累加器AB：B寄存器PSW：程序状态字SP：堆栈指针DPTR：数据指针（由DPH和DPL组成）PO-P3：P0口锁存器一P3口锁存器IP：中断优先级控制寄存器IE：中断允许控制寄存器第三十八页，共七十七页，2022年，8月28日TMOD：定时器/计数器方式控制寄存器TCON：定时器/计数器控制寄存器TH0：定时器/计数器0（高字节）TL0：定时器/计数器0（低字节）THI：定时器/计数器1（高字节）TLI：定时器/计数器1（低字节）SCON：串行口控制寄存器SBUF：串行口数据缓冲器PCON：电源控制寄存器第三十九页，共七十七页，2022年，8月28日片外数据存储区片外数据存储器是在外部存放数据的区域，这一区域只能用寄存器间接寻址的方法访问，所用的寄存器为DPTR、R1或R0。当用R0、R1寻址时，由于R0、R1为8位寄存器，因此最大寻址范围为256B；当用DPTR寻址时，由于DPTR为16位寄存器，因此最大寻址范围为64KB。第四十页，共七十七页，2022年，8月28日§2.3MCS-51的并行I/O口

80C51单片机共有四个8位的并行双向口，计有32根输入/输出（I/O）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器组成。可利用任一端口输入输出数据，每条口线也可单独使用，或在任一位上输入输出开关量，或对位进行逻辑操作。除P1口仅做I/O口外，其余各端口均具有双功能，可由用户选择使用。第四十一页，共七十七页，2022年，8月28日

一、P0端口

字节地址为80H,

位地址80H～87H。

P0口某一位的电路包括：(1)一个数据输出锁存器，用于数据位的锁存。(2)两个三态的数据输入缓冲器，分别用于锁存器数据和引脚数据的输入缓冲。(3)一个多路转接开关MUX，实现锁存器输出和地址/数据线之间的接通转接。(4)数据输出的驱动和控制电路，由两只场效应管（FET）组成，上面的那只场效应管构成上拉电路。第四十二页，共七十七页，2022年，8月28日P0口传送地址或数据时，CPU发出控制信号1，打开上面的与门，使多路转接开关MUX打向上边，使内部地址/数据线与下面的场效应管处于反相接通状态。这时的输出驱动电路由于上下两个FET处于反相，形成推拉式电路结构，大大的提高了负载能力。而当输入数据时，数据信号则直接从引脚通过输入缓冲器进入内部总线。第四十三页，共七十七页，2022年，8月28日

P0口作为通用的I/O口使用。这时，CPU发来的“控制”信号为低电平0，封锁了与门，并将输出驱动电路的上拉场效应管T1截止，而多路转接开关MUX打向下边，与D锁存器的/Q端接通。当P0口作为输出口使用时，来自CPU的“写入”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。但要注意，由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。第四十四页，共七十七页，2022年，8月28日

当P0口作为输入口使用时，应区分“读引脚”和“读锁存器”。“读引脚”就是直接读取引脚P0.x上的状态，这时由“读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线；“读引脚”前该口锁存器必须先置1。

MOVP0,#0FFHMOVA,P0第四十五页，共七十七页，2022年，8月28日

“读锁存器”则是“读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。CPU执行一次读-改-写操作。

ANL，ORL，XRL；JBC；CPL；INC，DEC；DJNZ；MOV；CLR，SETB；这些指令均执行一次读-改-写操作。第四十六页，共七十七页，2022年，8月28日二、P1端口

字节地址为90H，位地址90H～97H。第四十七页，共七十七页，2022年，8月28日P1口只作为通用的I/O口使用，在电路结构上与P0口有两点区别：（1）因为P1口只传送数据，所以不再需要多路转接开关MUX。（2）由于P1口用来传送数据，因此输出电路中有上拉电阻，这样电路的输出不是三态的，所以P1口是准双向口。因此：（1）P1口作为输出口使用时，与P0口不同的是，外电路无需再接上拉电阻。（2）P1口作为输入口使用时，应先向其锁存器先写入“1”，使输出驱动电路的FET截止。

MOVP1,#0FFHMOVA,P1第四十八页，共七十七页，2022年，8月28日三、P2端口字节地址为A0H，位地址A0H～A7H。

第四十九页，共七十七页，2022年，8月28日

在实际应用中，因为P2口用于为系统提供高位地址，因此同P0口一样，在口电路中有一个多路转接开关MUX。但MUX的一个输入端不再是“地址/数据”，而是单一的“地址”，这是因为P2口只作为地址线使用。当P2口用作为高位地址线使用时，多路转接开关应接向“地址”端。正因为只作为地址线使用，口的输出用不着是三态的，所以，P2口也是一个准双向口。此外，P2口也可以作为通用I/O口使用，这时，多路转接开关接向锁存器Q端。P2口作为输入口使用时，应先向其锁存器先写入“1”，使输出驱动电路的FET截止。第五十页，共七十七页，2022年，8月28日四、P3端口

P3口的字节地址为B0H，位地址为B0H～B7H

第五十一页，共七十七页，2022年，8月28日P3口的第二功能定义。表P3口的第二功能定义

口引脚第二功能

P3.0 RXD（串行输入口）

P3.1 TXD（串行输出口）

P3.2 /INT0（外部中断0）

P3.3 /INT1（外部中断1）

P3.4 T0（定时器0外部计数输入）

P3.5 T1（定时器1外部计数输入）

P3.6 /WR（外部数据存储器写选通）

P3.7 /RD（外部数据存储器读选通）第五十二页，共七十七页，2022年，8月28日（1）当作通用的I/O口使用时，电路中的“第二输出功能”线应保持高电平，与非门开通，以使锁存器的Q端输出通路保持畅通。当输入信号时，该锁存器应预先置“1”

。引脚信号通过缓冲器送到内部总线。（2）作为第二功能用:输出时，Q=1，打开与非门，第二功能输出；输入时，引脚信号通过缓冲器送到第二输入功能端。第五十三页，共七十七页，2022年，8月28日P0～P3端口功能小结：（1）P0～P3口都是并行I/O口，都可用于数据的输入和输出，但P0口和P2口除了可进行数据的输入/输出外，通常用来构建系统的数据总线和地址总线，所以在电路中有一个多路转接开关MUX，以便进行两种用途的转换。而P1口和P3口没有构建系统的数据总线和地址总线的功能，因此，在电路中没有多路转接开关MUX。由于P0口可作为地址/数据复用线使用，需传送系统的低8位地址和8位数据，因此MUX的一个输入端为“地址/数据”信号。而P2口仅作为高位地址线使用，不涉及数据，所以MUX的一个输入信号为“地址”。

第五十四页，共七十七页，2022年，8月28日（2）在4个口中只有P0口是一个真正的双向口，P1～P3这3个口都是准双向口。原因是在应用系统中，P0口作为系统的数据总线使用时，为保证数据的正确传送，需要解决芯片内外的隔离问题，即只有在数据传送时芯片内外才接通；不进行数据传送时，芯片内外应处于隔离状态。为此，要求P0口的输出缓冲器是一个三态门。在P0口中输出三态门是由两只场效应管（FET）组成，所以说它是一个真正的双向口。而其它的三个口P1～P3中，上拉电阻代替P0口中的场效应管，输出缓冲器不是三态的，因此不是真正的双向口，只能称其为准双向口。第五十五页，共七十七页，2022年，8月28日（3）P3口的口线具有第二功能，为系统提供一些控制信号。因此在P3口电路增加了第二功能控制逻辑。这是P3口与其它各口的不同之处。第五十六页，共七十七页，2022年，8月28日§2.4CPU时序及辅助电路一、时钟电路计算机电路为时序电路，即计算机是以时钟为节拍顺序工作的，所以，时钟电路是计算机的重要组成部分。时钟的频率决定了计算机的运算速度。常用的时钟电路设计有两种方式，一种是内部时钟方式，另一种方式为外部时钟方式。第五十七页，共七十七页，2022年，8月28日

内部时钟方式

内部有一个用于构成振荡器的高增益反相放大器，反相放大器的输入端为芯片引脚XTAL1，输出端为引脚XTAL2。C1和C2典型值通常选择为30pF左右。晶体的振荡频率在1.2MHz～12MHz之间。现在的某些高速单片机芯片的时钟频率已达40MHz。第五十八页，共七十七页，2022年，8月28日

外部时钟方式

MCS-51单片机也可以采用外部时钟方式，这时使用外部振荡器，由它产生的外部时钟脉冲信号接至XTAL2端直接送至内部时钟电路，XTAL1端接地，如图a所示。通常接的外部信号频率为低于12MHz的方波信号。这种方式适合于多块芯片同时工作，便于同步。此外，由于XTAL2端的逻辑电平不是TTL的，故需外接一个上拉电阻，以便电平匹配。第五十九页，共七十七页，2022年，8月28日

外部时钟方式

对于CHMOS型的80C51单片机，因内部时钟发生器的信号取自反相放大器的输入端，故采用外部时钟脉冲信号时，外部时钟信号应接至XTALI，而XTAL2悬空。外部时钟信号的连接方式如图b所示。第六十页，共七十七页，2022年，8月28日二、复位操作和复位电路1复位操作

单片机的初始化操作，复位引脚RST加上大于2个机器周期（即24个时钟振荡周期）的高电平就可使MCS-51复位。复位时，PC初始化为0000H，使MCS-51单片机从0000H单元开始执行程序。除系统的正常初始化外，当由于程序运行出错或操作错误处于死机状态，为摆脱死机状态，也需按复位键使MCS-51重新启动。除PC之外，复位操作还对其它一些寄存器有影响，见下表

SP=07H，而4个I/O端口P0-P3的引脚均为高电平第六十一页，共七十七页，2022年，8月28日

在复位有效期间，MCS-51的ALE引脚和PSEN引脚均为高电平，且内部RAM的状态不受复位的影响。第六十二页，共七十七页，2022年，8月28日2复位电路

片内复位结构

计算机在启动运行时都需要复位，使CPU和系统中的其他部件都处于一个确定的初始状态，并从这个状态开始工作。内部复位结构如下图。第六十三页，共七十七页，2022年，8月28日

MCS-51单片机通常采用上电自动复位和开关手动复位两种方式。上电复位是指单片机只要一上电，便自动地进入复位状态。图a是上电复位电路。在通电瞬间，电容c通过电阻R充电，RST端出现正脉冲，用以复位。关于参数的选定，应保证复位高电平持续时间（即正脉冲宽度）大于2个机器周期。手动复位是指通过一按钮开关，使单片机进入复位状态。通常手动复位和上电复位组合，其电路如图b所示。第六十四页，共七十七页，2022年，8月28日

在实际应用系统中，为了保证复位电路可靠地工作，常将RC电路产生的复位信号再经施密特触发电路整形，然后接入单片机的复位端和外围电路的复位端，如图所示。其中，图a是上电自动复位电路，图b是上电复位与手动复位组合电路。第六十五页，共七十七页，2022年，8月28日三、CPU的工作时序CPU执行一条指令的各个微操作，所对应的脉冲信号遵循的时间顺序称为时序。为了直观地展现CPU的时序，把执行一条指令时相应信号线上有关信息的变化按时间序列以特定的波形表示出来，这就是时序图，或简称为时序。由于指令的字节数不同，执行的操作也不同，因而执行不同的指令所需要的时间差别较大。为了便于说明，按指令的执行过程定义了几种周期，即振荡周期、时钟周期、机器周期、指令周期。

第六十六页，共七十七页，2022年，8月28日1、时序的基本概念振荡周期：为单片机提供定时信号的振荡源的周期。时钟周期（状态周期）：单片机提供定时信号的振荡源的振荡脉冲经2分频后形成状态周期。状态周期是振荡周期的2倍。机器周期：完成一个基本操作所需要的时间称为机器周期。80C51的一个机器周期由6个状态周期，12个振荡周期组成。三、CPU的工作时序第六十七页，共七十七页，2022年，8月