嵌入式系统最小系统硬件设计

通信课程设计嵌入式系统最小系统硬件设计目录TOC\o"1-5"\h\z\o"CurrentDocument"引言2\o"CurrentDocument"嵌入式最小系统2\o"CurrentDocument"SEP3202简述3\o"CurrentDocument"最小系统硬件的选择和单元电路的设计3\o"CurrentDocument"（一）电源电路3\o"CurrentDocument"（二）晶振电路5（三）复位及唤醒电路5\o"CurrentDocument"（四）存储器6FLASH存储.7SDRAM8\o"CurrentDocument"（五）串行接口电路设计8\o"CurrentDocument"（六）JTAG模块9\o"CurrentDocument"（七）扩展功能（LED）10\o"CurrentDocument"参考文献11引言嵌入式系统是以应用为中心，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。本文主要研究了基于SEP3202（内嵌ARM7TDMI处理器内核）的嵌入式最小系统，围绕其设计出相应的存储器、总线扩展槽、电源电路、复位电路、JTAG、UART等一系列电路模块。嵌入式最小系统根据IEEE的定义，嵌入式系统是：控制、监视或者辅助装置、机器和设备运行的装置。这主要是从应用上加以定义的，从中可以看出嵌入式系统是软件和硬件的综合体，还可以涵盖机械等附属装置。不过上述定义并不能充分体现出嵌入式系统的精髓，目前国内一个普遍被认同的定义是：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式最小系统即是在尽可能减少上层应用的情况下，能够使系统运行的最小化模块配置。以ARM内核嵌入式微处理器为中心，具有完全相配接的Flash电路、SDRAM电路、JTAG电路、电源电路、晶振电路、复位信号电路和系统总线扩展等，保证嵌入式微处理器正常运行的系统，可称为嵌入式最小系统。对于一个典型的嵌入式最小系统，以ARM处理器为例，其构成模块及其各部分功能如图1所示，其中ARM微处理器、FLASH和SDRAM模块是嵌入式最小系统的核心部分。UAiir：i■,LASJTtaU模映MPUfARM)微处理器——采用了SEP3203；电源模块——为SEP3203内核电路提供2.5V的工作电压，为部分外围芯片提供3.3V的工作电压；时钟模块（晶振）——通常经ARM内部锁相环进行相应的倍频，以提供系统各模块运行所需的时钟频率输入。32.768kHz给RTC和Reset模块，产生计数时钟，10MHz作为主时钟源；Flash存储模块一一存放嵌入式操作系统、用户应用程序或者其他在系统掉电后需要保存的用户数据等；SDRAM模块一一为系统运行提供动态存储空间，是系统代码运行的主要区域；JTAG模块一一对芯片内部所有部件进行访问，通过该接口对系统进行调试、编程等，实现对程序代码的下载和调试；UART模块一一用于系统与其他应用系统的短距离双向串行通信；复位模块一一实现对系统的复位；系统总线扩展一一引出地址总线、数据总线和必须的控制总线，便于用户根据自身的特定需求，扩展外围电路。UAiir：i■,LASJTtaU模映MPUfARM)SEP3202简述SEP3203处理器内嵌由英国ARM公司提供的ARM7TDMI处理器内核，整个芯片可以运行在75MHz。集成了支持黑白，灰度，彩色的LCD控制器；多媒体加速模块，用于提供多媒体处理定点矢量乘加的计算能力；支持低成本的NANDFlash控制器并可从其直接启动；支持多种外存类型：SRAM，NORFlash，SDRAM；支持实时钟（RTC）；支持四通道的定时器和两通道的PWM；支持用于连接触摸屏通讯的SPI协议；支持两个UART控制器，其中一个支持红外传输；支持USB1.1Device控制器用于PC与移动终端之间的高速信息传输；支持MMC/SD卡控制器，用户可以扩展系统的存储能力和外设功能；支持兼容AC97协议的控制器，用于音频文件的播放和录制。SEP3203处理器内嵌20KByte零等待的静态存储器（SRAM），用于多媒体处理时的核心代码与数据的存放，用户也可以将操作系统的核心代码或LCD帧缓存存放在该处理器中，用于提供更高的性能和更低的能量消耗;6通道DMA控制器，为用户提供了高速的数据传输通道。为了支持低成本的系统方案，SEP3203支持外部32位/16位数据总线，结合ARM提供的Thumb指令集，将大大降低系统成本和功耗，考虑到NandFlash的成本优势，SEP3203处理器提供专用的NandFlash控制器，并支持系统直接从NandFlash启动。SEP3203处理器采用LQFP176封装形式（针对用户需求，我们还可以提供BGA封装的版本）。最小系统硬件的选择和单元电路的设计（一）电源电路电源电路的好坏，直接影响应用系统的稳定性、可靠性、功耗、成本及电池寿命和可靠性。电源系统的总体架构如图所示：DC5V35~2.5VAMS11172.5VCC55~2.5VCM1084SVCOREVCC3ToDC5V35~2.5VAMS11172.5VCC55~2.5VCM1084SVCOREVCC3ToSEP3203COREToSEP3203I/OToUART/Memery当电池电量充足时，由电池供给整个系统用电，当电池电量不足时，由5V输入电源一方面对电池充电，另一方面供给真个系统。主要包括以下几个部分：>3.3V~5V的DC-DC转换器，给SEP3203及其他需要3.3V电源的外围电路供电。TP13VCC3VCC3U1V>3.3V~5V的DC-DC转换器，给SEP3203及其他需要3.3V电源的外围电路供电。TP13VCC3VCC3U1VDACM1084SVoutC3470uFR21K5D2123V_REDTP211VCC3>2.5V~5V的DC-DC转换器，给SEP3203芯片内核电路供电。VCC5D1IT—I一一-IN4148IT—I一一-IN4148U1-T-R1■10Ku—31I2VINDOUTA”AMS11172.5+C1胃10UFVCC3R3VCORE20NP+C2R510KD2dR2TP41222UFIN414812.5VLED_1R—RESET12RESET1VCORE上电顺序为3.3V-2.5V。其中5V-2.5V转换目+C(5U亩面连接RC延迟网络，可获得比RESETIN41483.3V较晚些的上电时间，时间设为约10ms。12468101214161820VCC3GNDGNDGNDGNDGNDGNDGNDGNDGBOOTnFBOOT32IDDPLLPBRSTRSTTOLRSTSWDIP-2STGND2468101214161820VCC3GNDGNDGNDGNDGNDGNDGNDGNDGBOOTnFBOOT32IDDPLLPBRSTRSTTOLRSTSWDIP-2STGND22MR131K10X2BOOTMODENorFlash16bitNorFlash32bitPA10VCC5DS1232LPS4/12CLK32

VCC5•二D1IND1OUTD2IND2OUTD3INVCCD6IND6OUTD5IND5OUTR1210KC60.1uFC315pFQ190143RESET32.768KHZTitleNandFlash16bitNandFlash32bitTitleD1电源电路中使用了大量的去耦电容，用于滤除交流成分，使输出的直流电源更平滑。同U1VINDAIN4148VOUT时，每个芯片的电源引脚和地之间都连接了这杵vcor去耦电容，以防止电源噪声影响元件正常工作。R30NP1TPAMS1117_2.5（二）晶振电路D222UF330122.5VLED_R晶振电路为微处理器及其他电路提供工作时钟是系统必须的重要电路。本系统用两个晶振电路分别为微处理器及其他电路提供工作时钟32.768kHz给RTC（实时时钟电路）和Reset模块，产生计数时钟，10MHz作为主时钟源。电路图如下。其中CD4096是非门。CLK321234567U2D1IND1OUTD2IND2OUTD3IND3OUTGNDVCC3CD4069VCCD6IND6OUTD5IND5OUTD4IND4OUT1413121110948VCC3BOOT32R13R70TP1VCC5,VCC5betweenthem（习VCC3GNDGNDC3-=^r15pFC2+22MY1■R6430k32.768KHZU1VCC3C515pFR92MY2GNDVDAVoutC415pFR21K5D2C310MHZVCC3TP2C615pF1VCC3VCORGND复位及唤醒电路470uF23V_RED在应用系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。SEP3202中的ResD3方案主要是产生整个系统工作需要的Reset信号，处理wakeup信号，对RUNR812外接的33规则reset七Gwakeup信号进行规则化，避免误触发。外围硬件复位电路如图所示:VCC3VCC3.VCC3'WAKEUPJP1A1A2A3A4A5MAC_RESETA6macjN]"'''nCSDVCC3nOE―nCSC-Ji—A4A5A6A7A8A9A11A15A17A19VCC3R-BFCLEnFCEnFWEnWPTXD1RXD1A・AA3A4A5VCC3R510KD1D3D5VCC3D7D9R-BFCLEFALEnFCEnFREnFWEVCORGNDVDDPVDDPGNDPGNDPVCC3GNDTP4D3IN4148XOUTXINGNDGNDGNDRESETPA0HOST_WAK+UC5HOST_INT10UFPWM1PA10GNDA3A2A1A0A14A13B1B2B3B4B5B6B7B8B9B10B11B12B13B14B15B16B1B2B2B4B5B6B7RESETB8B9B10B11B12B13B14B15B16K1RESET1RESETA7A8A9A10A11A12A13A14A15A16A1该复位电路的工作原理如下*18在系统上电时，A19AA1198BB1198B19A16的电压未达到高电平的门限电压时1，RESET端输出为低电平，A22A21B21B22VCC5端海电压达到高电平的门限电压时3，A24B24D4IN4148A25A26A27A28A29A30A31A32A33A34A35A36).0A11A12A13A14A15A16A24A25A26A27A28A29A30A31A32A33A34A35通过电阻R5向电容C5充电，当C5两端系统处于复位状态；当C5两VCC5INT15RESET端输出为高电平，B24B25B26U2B27B28B29PBRSTB25B26B27B28B29VCCB30FALEnFREP54/12C6nWERXD0TXD0D00.1uFS1系统进入正常工作。当用户按TDB31B32TOIB33B34B35B31B32RSTB33B34RSTB35B36D2D4D6GNDD8D10R13C2+10uFC3+470uF1K5D223V_RED101214161820ER10X2VCC5JP2]U2PBRSTTDSW112VCC34SW-DPST0.1uFS1F1FUSE5V/221VCC5VCC5VCGN©GNDGND小GNDPA10GNDGNDGNDGNDVCC5CO^2TOLRSTC1SWDIP-2R12KSTGNDR131KDS123：R1210K22uF_25VRESET1Q190141D1225V_REDTitle因为SEP3203芯片有四种工作模式，即slow、normal、idle101214161820ER10X2VCC5JP2]U2PBRSTTDSW112VCC34SW-DPST0.1uFS1F1FUSE5V/221VCC5VCC5VCGN©GNDGND小GNDPA10GNDGNDGNDGNDVCC5CO^2TOLRSTC1SWDIP-2R12KSTGNDR131KDS123：R1210K22uF_25VRESET1Q190141D1225V_REDTitle因为SEP3203芯片有四种工作模式，即slow、normal、idle、sleep。为了帮助系统从idleSize有效的唤醒机制是必须的，这将从硬件上保证Date:

File:5Number模式或sleep模式中恢复过来，建立完善的、系统不会瘫痪。326-Sep-2010C:\DocumentsandSettings\Own除此之外，我们还增加了一个watchdogvcc3「，用于监视系统状态，防止系统锁死。使能watchdog功能以后，需要软件周期性复位，以避免该模块产生中断或者复位。2设计该模块我们用到了芯片DS1232LPS。DSR5K32LP/DS31232LPS是一款低功耗的MicroMonitor芯片，用于监视微处理器控制系统的三个关键条IN4148电源、1软件运行和外部故障。首先，DS1232LP/DS1232LPS精确的温度补偿电路用于监视▼牌对快布^匪二旦检测到主电源失效，DS1232LP/DS1232LPS将产生一个掉电中断伸制强制净处理器重置为有效状态。当Vcc回到电压容差范围，重置信野坚少保持250ms的有效状餐148以便恢复供电和保持处理器稳定。当软件没有对watchdog进行服务时，会产生timeout2事件，通过配置中断使能寄存器中的中断位和reset请求位可以产生中断和reset请求，如果需要屏蔽也可以通过配置这两位来获得（默认情况为屏蔽）。其电路图如下：VCC5TP1C6WAKEUP30KR3330R4VCC3K2WAKEUPC410uF（四）存储器存储器是计算机硬件系统中用于存放程序和数据等二进制信息的部件，是计算机的记忆部件。CPU根据地址访问存储单元，读出或写入数据。从一个存储单元读出或写入数据的时6/12WAKEUP30KVCC3间称为读写时间，两次读/写操作之间的间隔称为存取周期，这两项是衡量存储器存取速度的指标。本次试验，我们所选取的FLASH以及SDRAM的芯片如下所示：型号描述W986416EHSDRAM64MbitTE28F160NorFlash16Mbit1.FLASH存储FLASH即为闪存，有许多种种类，从结构上分主要有and、nand、nor、dinor等，其中nand和nor是目前主流的类型，在嵌入式系统中，一般用FLASH来存放需要永久保存的程序和数据，掉电后不会丢失。而用SDRAM来存放系统运行时的数据，掉电后则消失。综合各方面的性能，nandflash更优，它拥有较快的擦除和写入速度（大多数的写入操作需要先进行擦除操作）；在更低的成本上获得更大的容量；它的每个块最大擦写次数是100万次，远高于nor的10万次，拥有更长的使用寿命；并且nand的擦除单元（nor的擦出块单元为64~128KB，nand的擦除块单元为8~32KB）更小，相应的擦除电路更简单。但是在nandflash中，位反转的问题更加严重，在使用nand闪存时必须同时使用EDC/ECC算法来确保其可靠性，并且nand器件中的坏块是随机分布的，如果通过可靠的方法不能进行坏块扫描，则将导致较高的故障率。与此同时，nor闪存的连接方式类似于其他存储器，并可以直接运行代码，而不像nand器件上始终必须进行虚拟映射。并且在nor器件上运行代码不需要任何的软件支持，在进行写入和擦除操作时，nor器件所需要的MTD（闪存技术驱动程序）相对较少，驱动程序还可用于对DiskOnChip产品进行仿零点和闪存管理，包括纠错、坏块处理和损耗平衡。虽然nand的性能较好，但是NorFlash带有SRAM接口，有足够的地址引脚，可以很容易的对存储器内部的存储单元进行直接寻址。在实际的系统中，可以根据需要选择ARM处理器与NorFlash的连接方式。nor的操作最更加方便，电路也更为简易易懂，因此本次试验我们选择了nor型的闪存。其电路图如下所示：in

2.SDRAMSDRAM是对bank结构，例如在一个具有两个bank的SDRAM的模组中，其中一个bank在进行预充电期间，另一个bank则马上可以被读取，这样可以大大提高存储器的访问速度。在SDRAM芯片中一般会有实现bank选择的引脚，用于实现多个bank的选择。目前常用的SDRAM为8bit/16bit数据宽度、工作电压一般为3.3V，主要生产厂商为Micron、HynixI、Winbond等，若同类器件具有相同的电气特性和封装形式可通用。但在使用SDRAM时要注意ARM芯片是否具有独立的SDRAM的刷新控制逻辑，若有可直接与SDRAM接口，若无则不能直接与SDRAM连接。实验中选用Winbond公司的64Mbit的SDRAM—W986416EH。其读写速度都高于SEP3203芯片的典型工作时钟75MHz，从而消除了存储器访问瓶颈。SDRAM通过对电容的充放电完成存储操作，但因电容本身有漏电问题，所以内存中的数据要持续不断地存取，存储在SDRAM中的数据必须不断地刷新以保持数据的完整性，否则数据将会丢失。通常使用特定的刷新电路来对SDRAM中存储的数据进行刷新工作。VCC3UDQMLDQMC3010uFC310.1uFnSDRASnSDCASnSDWEnCSEA14A13SDCLKnSDCKEDQM3DQM2UDQMLDQMnSDRASnSDCASnSDWEnCSEA14A13SDCLKnSDCKE图1-3两片SDRAM连接（五）VCC3UDQMLDQMC3010uFC310.1uFnSDRASnSDCASnSDWEnCSEA14A13SDCLKnSDCKEDQM3DQM2UDQMLDQMUART通用异步收发器，是处理器总线与串行线接口的外围设备。对于主机系统而言，UART就像一个能读取和写入的8位输入和输出端口，任何时候，对于主机要发送的数据，它只需要以字节格式招这些数据发送到UART，当UAUT从另一个串行装置接收数据时，它A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A1925242322212019188765432148171615A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19DQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7DQ8DQ9DQ10DQ11DQ12DQ13DQ14DQ1529313335384042443032343639414345D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15A0A1A2A384/12A6A7A8A9A10A11A12A13A14A15A16A17A18A1925242322212019188765432148171615A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19DQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7DQ8DQ9DQ10DQ11DQ12DQ13DQ14DQ1529313335384042443032343639414345D16D17D18D19D20D21D22D23D24D25D26D27D28D29D30D31把这些数据临时缓存在它的FIFO中，然后通过内部寄存器位或通过一个硬件中新信号向主机指示这些数据的可用性。UART收发字符位数是可配置的，可以是5~8位。在发送时，数据从数据总线上写入32个字符深度的发送FIFO，然后再被送入移位寄存器，转换成串行数据，从TXD引脚输出。在接收时，数据从RXD引脚串行的接收，先送入接收移位寄存器，然后再送入32级半字长深度的FIFO。接收FIFO和发送FIFO都具有可屏蔽的可用软件配置触发沿的中断，当FIFO中的数据量达到预先设定的数据量时，可发出中断。同时，接收FIFO和发送FIFO都可以请求DMA。SEP3203提供了串行接口，使用RS-232标准接口，近距离通信系统中可直接进行端对端的连接，但由于SEP3203系统中LVTTL电路的逻辑电平与RS-232标准逻辑电平不相匹配，二者间要进行正常的通信必须经过信号电平转换，本系统使用MAX3221电平转换电路，以RS-232标准9芯D型接口为例，要完成最基本的串行通信功能，只需要RXD（数据接收）、TXD（数据发送）和GND（地）端即可。串行接口电路如图所示：（六）JTAG模块JTAG（JointTestActionGroup）是测试联合行动组的简称。该委员会制定基于串行接口的测试标准——IEEE1149。这个标准描述了一个用于数字电路引脚信号电平访问和控制的5引脚串行协议，并扩展到测试芯片的电路上。在JTAG边界扫描测试接口的一般结构中，核逻辑与引脚之间的所有信号都被串行的扫描路径截取。在正常工作模式下，扫描路径能将逻辑核连接到引脚上；在测试模式下，扫描路径能够读取原始数据并以新的数据代替。支持这个测试标准的芯片必须提供5格专用信号接口：TMS（测试模式选择）、TCK（测试时钟）、TDI（测试数据串行输入）、TDO（测试数据串行输出）。以及可选引脚TRST（测试复位，低电平有效）。JTAG主要应用于：电路的边界扫描测试和可编程芯片的在线系统编程。目前大多数ARM器件支持JTAG协议，标准JTAG接口是4线。通常所说的JTAG大致分两类，一类用于测试芯片的电气特性，检测芯片是否有问题；一类