计算机组成原理课后答案

计机原课案第章计机系概1.什么计算机、计算机件和计机软？硬件软件哪个更要？解：P3计机系：由机硬件统软系组成的体。计机硬件：指机中的电子路和物理装。计机软件：算机运所需的程序相关资料。硬件和件在算机系相互依存，一不可因此同样要。5.冯•依曼算机的点是什？解：诺依曼机的特点是计机由运算器控制器存储、输入备、输出设备大部件成；指令和数以同等地位放于存内，并以按地址访指令和据均用二进制表示指令由作码地址两大部组，操作码用来表示操的性地址码用来表操作数在存器中的置；指令在储中顺序存放，通常自动顺序取；机器以算器为心（原冯依曼）。7.解释列概念主机、CPU、存、存单元、存储件、存储元、存、存字、存储字、存容量、器字、指令长。解：P9-10主机：计算机硬的主体分，CPU和主存器MM合主机。CPU：中处理，是机硬件核心部，由运算器控制器组成；（早期的运器和控制器在同一片上，现的CPU内除含运算器控制器外还成了CACHE。主存：算机中放正在运行程序和据的存储器，计机的主要工存储，可随机存；由存体、各逻辑部件及制电路组成存单元：可放一个器字并具有定存储地址的单位。存元件：存储位二进信息的理元件，是储中最小的存单，又叫存元或存，不能存取。存字：一个存单元所存二进制代的辑单位。存字长：一存储单元所二进制代的位数。存容量：存储中可存二进代码总；（通主、辅容量分述）。机器字：指PU一次理的二制数据的位，通常C的寄存器位有。指令字：一条令的二制代位数。8.解释列英文的中文含：CPU、PCIRALU、ACCMQ、、MAR、I/O、MIPS、CPI、FLOPS解：全的回答应英文全称、文名、能三分。CPU：ProcessingUnit中央机（器，是算机硬的核心件，主由运算器和制器组。PC：Counter，程序数器，功能是存放前欲执指令的址，并可自计数形成下条指令地址IR：Register指令寄器，其功能存放当正在执的指令。CU：ControlUnit，控制单元（件），控制器的核部件，功能是产微操作令序列。ALU：LogicUnit，算逻辑算单，运算器核心部，其功能是行算、辑运算。ACC：Accumulator，加器，是运器中既存放运算前操作数又能存放运算果的寄器。MQ：Multiplier-Quotient，乘商寄存器，法运时存放数、除法时放商的寄存。X此字母有专的缩含，以用任一部名在此表操作数寄存，即运算中工作寄存之一，来存放操作；MAR：MemoryAddressRegister存器地址存器，在主中用来放欲访问存单元的址。MDR：MemoryDataRegister，存器数据寄存器，在存中来存放某元读出、要写入存单的数据I/OInput/Outputequipment输入/输设备为输备和出设备称，用于机内部外界信的转与传送MIPSMillionInstructionPerSecond，每秒行百万指令数为计机运算速度标的一种单位。9.画出主机框图，分存数指令“STA”和法指令“”（M为主存地）为，在图中按序出完成令（包括取指令阶段）信息流（如→）。假设存容量56M*32位，在指令字、存字、机器长相等的件下，指出中各寄器的位数。解：主框图P13图1.11示。STAM指：PC→MAR→MM→MDR，→，OP(IR)→，Ad(IR)→MAR，ACCMAR→MMADDM指：PC→MARMAR→MM，MM，MDR→，OP(IR)→，Ad(IR)→MAR，RD，MMMDR→，，ALUACC，→，假主存容量56M*32位，在指令字、存字、机器字长等的条下，ACC、X、IR、MDR寄器均为32位，和MAR寄存器均28位。10.指令和数都存于器中，机如何区它？解：机区分令和数有以下2方法：通不同的间来区分令和数，即在取指阶段（或取微程序取出的令，在指令阶段（或应微程序取出的据。通地址来源区，由PC提存储单地址的取出是指令由指令地址码分提供存储地址的取出的是作数。第章计机的展及应1.通常算机的新换以什为据？答：P22主要以成计机基本的元器件为据，如子管、晶体、集成路等2.举例明专用机和通用计机的区别。答：按计算机的率、速、价和运行经济和用性可以计算划分通用算机和用计算机。通计算适应强但牺了效率速度和经济，而计算机是有效、济最快的机，但适应很差。如个人脑和算器。3.什么摩尔定？律是否远生？为么答：，否P36第章系总线1.什么总线总线传有何点？为减轻总线负载线的部件应备什特点？答：P41.线是多个部共享的输部件。总线传的特点是某一刻只能有路信息总线传输即分使用。为减轻总线载，总线上部件过态驱动缓电路与线连。4.为什要设置线控制？见的中式总制有几各有何特？哪方式响时间最快？式对电故障最敏感答：线优控制决多部件同请总线时的用分配题；常的集中式总制有三种：式查询计数器定时查询、立请求特点：式查询式连线简单，易于充，电路故障敏感；数器定查询式优先级灵活，障不敏感连线及制程复杂独立方式速最快，但硬器件用大，连，成本高。5.解释列概念总线宽总线带宽总线复、线的主设（或主块、总线从备（或模块）、总的输期和总线通信控制。答：。总线宽：通常数据总线的数；总线带：总线的据输率，指时间总线输数据位数；总线复：指同条信号可以分传输不同的号。总线主备（主）：指一次总线输期间，拥总线制的设备模块；总线从备（从）：指一次总线输期间，配主备成数据输的设备模），它能被接受主备发来命令总线输周期指总成一次整而可靠的输需时间；总线通信控制指线传程中方的时合方。6.试比同步通和异步信。答：同通信：由统钟制的通，控制式简，灵活差，当系统中各部工作速度差异时，线作效率显下降。合于速差别大的。异通信：指没一时钟制的通信，件用答方式联系，控制方式步复杂灵活性高，系中各部工作速差异较时有利于高总线作效率。8.为什说半同信同留了同信和异信的特点答：半步通信既像同通信那样统时钟制，又像异步通信那样允许传输间不致，因此工效率介于两之间。10.为什么设总线标？你道目前行的总标准有哪些？什么lugandplay？哪些总线一特点答：线标的设置主要解决不同家各类块化产的兼容题；目前流的总标准：、EISA、等；plugandplay：插即用EISA等具此功能。11.画一个具双向传能的线逻辑。答：在线的两分别置三态，就可以使线具有双向输能。a0a1a至至12.设数据线接有A、B、C、四个寄器要求选用合适的7系列片，完成下逻辑设计（1）计个电在同一间实现D→A、D→和D→寄存器的传送（2）设计个路，实现列操作T0时完成D→线；T1时完成线→AT2时完成A→线T3时完成线→B解：1）T打开态门D寄存器的内容至总us，由c脉冲同将线上的数打入到A、、寄存器中。T和cp的时间关如（1）所示。ACcp脉总线b三门DTTcp图1（2）三门受＋T1控制，确保0时D→线，及T时总线接收→A。三门受2＋T3控制，确保T2时刻A→线以及3时刻线接收2。T0、、T2、T3波形图（2所示。图(2)第章3.存储的层次主要体现在地方么要分这些层次？计算机如何管理层次？答：存器的次构主要体现在Cache-主存和主辅这两个存储上。Cache-存层次存统主要CPU访存起加速作，即从整体行的效果分析CPU访速度加，接近于Cache的速度而寻空和位价却近于主存主存辅层次在存系中主要起扩作用，从程序角度，他所用的存其容量位价接于辅，而速接近于主存综上述两个存层次的作用从整个储系统来看，就达了速度、容量大、位低的优化效果。主存与ACHE信息功能全部由件自成。而存与辅存层的调目前广泛采虚存技实现即将主与辅的一部通过结合的技组虚拟存器，程序员可用这个比主存实际空物理地空间大得多虚拟址空间（辑址空）程，当程运行时，再由软、硬件自配合完成虚址空与主存际物理空转换因此，两个次上的度或换操作对于程序员来说都透明的4.说明存取周期和取时间的区别。解：存周期和存取间的主区：存取间仅为成一次作的间而存取期不仅包含操作间还包含操作后的恢时间即：存取周=存取间+恢时间5.什么存储器宽？若存器的数总宽32位存取周为200ns，则储器的带多少？解：存器的宽单位时间从存器出信息的大数量存器带宽1/200ns×32位160M位/秒=20MB/秒=5M字/秒注意：长32位不是16位。（注1ns=10-9s）6.某机字长为32，其存量是64KB，按字编它的址范是多少？若主存以节编址，试画出存字地和字节址的分情况。解：存容量是6时按字编的寻址就是4K如按字，其址范为64K/（32/816K主存字址和字节址的分配情：（略。7.一个容量为132位的存储其地址和数据线的是多？当选下列不同格的存片时各需要少片？1K位，8位，4K位，×位，4K×位，8K8解：地线和数据线的总=14+32=46根选择同的芯片各需的片数K：（32/（4=16×=128片K：（32/（8=8×4=324K：（32/（4=4×8=3216K1：（16K/（）=×3232片4K：（32（8）=4=16片8K：（32/（8=2×4=8片8.试比静态RAM动RAM。答：略（参看课）9.什么刷新？么刷新？刷新有几种法。解：刷：对RAM定期行的全部重程；刷新原：因电容泄漏而引起的DRAM所存信的衰减要及时补，因安排了定刷新操作；常用的新方法有三：集中、分散式、步。集中式在最大刷新隔时间，集中安排段间进刷新，在CPU访存死间。分散式在每读写周期之插入一个刷周期，C访存死时间异式：是集中和分散式的衷。10.半导体存芯片的码驱式有几种？解：半体存器芯片译码动式有两：线选法和重合。线选：地址译码号只选中同一字的所位，结构简单，费器；重合法地址分行、两部分码，行、列码线交叉点选单。这种法通行、列码信号的重合址，也称矩译码可大大省器材用量，是常用的译码驱动式。11.一个K×位的动态AM芯，其内部排列成56×256式，存周期0.1μs。问采用中刷新、分刷新和步刷三种方式的刷新隔各多少？解：采分散刷新方刷新间为:2ms其中刷死时为：×0.1μs=25.6s采用分刷新方式刷间隔为256×（μ×μμs采用异刷新方刷新间隔为2ms12.画出用024×位的存储芯片组成一个量为4K位的存逻辑。要求将4K成个面，页面分16组指出共需多片存储片。解：用RAM片，：总数=（8）/（1024×4）64×=128片题分析：本题计的存储器构上分总体、面、三，因此画图应三级画。先应确定各容量：页容量=总容量/页数=×8/=16K8位6K×8串64K8组量=页容量/组=16K×8位/16=×8，片1K×8位字串联成6K8位组片数=组容量/片容量=1K8/×4=片，两片1K×芯片位并1K×8存器逻辑框：（略。13.设有一个4K位的芯片，问该片共有少个基单元电路称存元）？设计具有上同样存储基元的芯片，要芯片字长的择应满地址线和数总和最小，定种芯片地址线数据线并说明有答。解：存基元数=64K位=512K位=219位；思路：要满地址线和数据总和最，应量把存元安排字向，因为地址位和字数成的的关系，可好地缩线。解：址线数为a数据根数b则片容量：2ab=219；=219-a；若=19，b=1总和=19+1=；a=18，=，和=18+2=20；a=17，=，和=17+4=21；a=16，=，和=16+8=24；„„„„由上可出：片字数少，片长长引脚数越多片字数减片位数按2的变化。结论如果地址线和数据线的为小，种片的引分配方有两种地址=19根，据线=1根；地址线18根，数据=2根。14.某8位微型机址码18位，若使用4K×位的RAM芯片组模块板结构的存器，问该机所最大主空间是少？若模块为32K×位，共几个模？每个模板内共有几RAM芯片？共有多片AM？CPU如何选模板？解（）机所允最大主存：218×8位=8位=256KB（2）模总数=256K×/32K×88块板内片=32K×8位/4K×位=8×=16片总片数=16片×8=128片CPU通最高3位地址译输出选板，次高3位地址译输择芯片。址格式分配如：模板号3位）芯片号（位）片内地址位）15.设共有6根地8根数据，并用MREQ（平有效）作存控制号，R/W作写命令信号高平读低电为）。有下列存储片：（×位，4K4位，8K位）RAM（×位，2K位，8位），74138译码和其他电路（门自定）试上述格中合适芯，画出PU和存储片的图要求：（1）最小K地址系统程序区，4096~16383地址范为用程序区（2）指出选用存储芯片类及数量（3）细出片逻辑。解：（1）址空间配图：系程序区（ROM共4KB）用程序区（RAM共2KB：（2）片：ROM：选K×4位芯片2片，位并RAM：选择4K8位芯片片，字串联(RAM1地址围为:1000H-1FFFH,RAM2地址范为000H-2FFFH,RAM3地址围为:3000H-3FFFH)（3）各芯片二进地址分配如：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存储连逻辑图片选逻辑如下(3)所示：CPURAM2RAM374138ROM2D0D3D4D7R/WA11A0Y0Y1Y2Y3Y7A15A14A13A12MREQG2AG1PROGOEOECSCSCS..................图316.CPU假设同上，有片8K8位的RAM芯片与CPU相连试回答（1）用74138译码器画出C与存片的连接图写出每RAM的地址范围；如果运时现不往哪片AM写入数据，A000H为始地址的存储片都有与其相同数据，分析障原因（4）根据（1）的连图，若现地址A13与CPU断，并搭接到电平上，将现什么果？解：（1）CPU与存储器芯片接逻辑：CPU74138RAM1D0D7A12A0Y0Y1Y2Y7A15A14A13MREQG2AG1.....................RAM7...R/WWEWEWE+5V（2）地址空间配：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（如果运时现往哪片AM写入数据，A000H为始地址存储片(RAM5)都有与相同的数据则根本故障因：该存储芯的片输端很可总处于低电。假芯片与码器本身都是好的可能的情况：该的-CS端与WE端连或路；该的-CS端与PU的-MREQ端连短路；该的-CS端与地错连或短。（如果地线13与PU断线并搭接到电平将会出现A13恒“”的情况此时储器只能址A的地址间(奇数)，A13=0的另一地址空（偶数片）永远问不到若A13=0的地址空（数片进行访问只能误地访A13=1的对应(奇片中去。17.写出100、11011110、1111对应汉明码解：有信息均为=4位，假有效信用表示校位位数=3位，（2k>=n+k+1设验位分别c1、、c3，则码共4+3=7位，即：c1c2b4c3b3b2b1校位在明码中分处于第、2、位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c3=b3⊕b2⊕b1当有效息为1100时，c3c2c1=011,汉明码为110100。当有效息为1101时，c3c2c1=100,汉明码为。当有效息为1110时，c3c2c1=101,汉明码为011110。当有效息为1111时，c3c2c1=010,汉明码为110111。18.已知收到汉明（按配原则置）11001001100111、11000001100001检查述代否出？第几位错解：假接收到汉码为’c2’’c3’’’b1’纠错过如下：P1=c1’⊕b4’b3’b1’P2=c2’⊕b4’b2’b1’P3=c3’⊕b3’b2’b1’如果收的汉码为1，说明代有错第位）出，有效信息：1100如果收的汉码为1，3p2p1=111说明代码有错，7位）出，有效信息：0110如果收的汉码为则3p2p1=110，说明有错第位）出，有效信息：0010如果收的汉码为则3p2p1=001，说明代有错第位’出，有效信息：000122.某机字16位常的存空间为64K字，想不改其他高速的储芯片，而访存速度提高倍，可采取什措施？图。解：若不改用高速储芯片而使访速度提高到8倍，可采八体交存取技8体交叉访问时如下：单访存周期启存储体0启存储体1启存储体2启存储体3启存储体4启存储体5启存储体6启存储体718.什么是程序问的局部性”？存储统中哪一级采了程序问的局部性原理？解：程运行的局部原理指在一小段时间，最被访问的程和数据很可能次被访问在空间上，些被问的程序和据往往中在一小片储；在问顺上，指顺序行比执行的可性大大5:1)。系中ache—主次采了程序问的局部性理。25.Cache做在C芯片内有么好？将指Cache和数据C分又有什好处？答：Cache做在PU片内主有下面几个处：可提高部线的利用率。为ache在CPU芯片内CPU访问Cache时不必占用部总Cache不占外部线意味着外部线可更多地持/O设备主存的息传输增了系整体效。可提高取速度。因为C与PU之间数据通大大缩短故存取速得以提高将指令ache和数Cache分有如好处：1可支持前控和流水制有利于类制方式下令取操作的完。2指令C可用ROM实，以提指令存取的靠性。3数据C对不同数据类的支持为活，既支持整数（32），也可支持点数据（如4位。补：Cache结改的第三个措是分实现，二缓存结构即在片ache（）和主存之设一个片外C（），片外缓既可以补内缓存容量不大的缺，又可在主与片内间起到平滑度差的用，加速片内存的入调出速度。30.一个连映射ACHE由64块组成每组包含块。主存4096块，每块1字组成，存地址为字址。试主存和高速存储器的址各为位？画主存地址格。解：组：，容量：64*128=213字，cache地址13位主存共096/16=256区16块主存容为：4096*128=219，主存址1位，地址式如下：主存字标记8）组址（4）字内地址（7）第6章12.设浮点数式为阶码5（含1位），尾11位（含位数符。写出51/128、所应机器数要求如下：阶码尾数均原。阶码尾数均补码阶码为码，尾数补码解：据意画出点数的格式：阶1阶码4位数符1位尾数10位将十数转换二进：51/128=0.0110011B=2-1*0.110011Bx2=-27/1024=-0.0000011011B=2-5*(-0.11011B）则上各数的浮格化数（1）浮=，0001；0.1100110000[x2]浮=101011.1101100000（2）浮=，1111；0.1100110000[x2]浮=110111.0010100000（3）浮=，1111；0.1100110000[x2]浮=010111.001010000016机器字长为1位，写出下各情况下它表示的的范围。机器数采用位符号位，案均用制表示。无符号；原示的定点数。补码示的定小数。补码示的定整数。原示的定点数。浮点数格式：码6位（含1阶），尾数0位（含位数符。分别出其正数和的表示范围浮点数式同（），机数采用补码规格化形式分写出其对正数和的真范。解：（1）符号整：——-1，即：—65535；无符号数：0——1-2-16，即：0——0.99998；（2）原点小数：-12-15——12-15，即：-0.99997——0.99997补码点小数-1—-2-15，即：——补码点整数-215—-1，即：-3276832767原点整数：+1—-1，：——32767据意画出点数格式当阶码尾数均用原，非化数表示时最大，11111000001，即-2-92-31最小，11111111，即-（1-2-9）则负表示范围为-（）231——-2-9最大正，11111111，即（）最小正，11111000，即2-92-31则数表示范围2-92-31——（1-2-9（7）当机器数采码规化形式，若不考虑位，最大，00000；111111即-2-12-32最小，11111；000000即-1则负表示范围为——-2-1最大正0111110.111111111，即（1-2-9231最小正1000000.100000000，即2-1则数表示范围2-12-32——（1-2-917.设机器数长为位（包括一位号位）对下列各机器行算术左移一位、两，算术右移一位、两位论结果是否确。[x1]原=0.0011010[y1]0.1010100；[z1]反=1.0101111；[x2]原=1.1101000[y2]1.1101000；[z2]反=1.1101000；[x3]原=1.0011001[y3]1.0011001；[z3]反=1.0011001。解：算左移一：[x1]原=0.0110100正确[x2]原=1.1010000溢出（1出错[x3]原=1.0110010正确[y1]补=0.0101000；溢出（丢出错[y2]补=1.1010000；正确[y3]补=1.0110010；溢出（丢出错[z1]反=1.1011111溢出（0）出错[z2]反=1.1010001正确[z3]反=1.0110011溢出（0）出错算左移两位：[x1]原=0.1101000正确[x2]原=1.0100000溢出（11）出错[x3]原=1.1100100正确[y1]补=0.1010000；溢出（丢0）出错[y2]补=1.0100000；正确[y3]补=1.1100100；溢出（丢0）出错[z1]反=1.0111111溢出（01）出错[z2]反=1.0100011正确[z3]反=1.1100111溢出（00）出错算右移一位：[x1]原=0.0001101正确[x2]原=1.0110100正确[x3]原=1.0001100(1)；丢1，产误差[y1]补=0.0101010；正确[y2]补=1.1110100；正确[y3]补=1.1001100(1)；丢1，产生误[z1]反=1.1010111正确[z2]反=1.1110100(0)；丢0产生误差[z3]反=1.1001100正确算右移两位：[x1]原=0.000011010）产生差[x2]原=1.0011010正确[x3]原=1.000011001）产生差[y1]补=0.0010101；正确[y2]补=1.1111010；正确[y3]补=1.1100110（）；生误差[z1]反=1.1101011正确[z2]反=1.1111010）；生差[z3]反=1.1100110）；生差19.设机器数长为位（含位符号位，用码算规则计算列各（1）A=9/64，B=-13/32，求A+B。A=19/32，B=-17/128，求。A=-3/16，B=9/32，A。A=-87，B=53，A。，B=-24，求+B。解：（1）A=9/64=0010B,B=-13/32=-0.0110100B补0.0010010,[B]补1.1001100补=1.1001100=1.1011110——无出A+B=-0.0100010B=-17/64（2）A=19/32=0.1001100B,B=-17/128=-0.0010001B补0.1001100,[B]补1.1101111,[-B]补=0.0010001补0.1001100+0.0010001=0.1011101——无溢A-B=0.1011101B=93/128B（3）A=-0.0011000B,B=9/32=0.0100100B补1.1101000,[B]补0.0100100补=0.0100100=0.0001100——无溢出A+B=0.0001100B=3/32（4）A=-87=-1010111B,B=53=110101B补10101001,[B]补00110101,[-B]补=11011补10101001+11001011=01110100——溢出（5）A=115=0011B,B=-24=-11000B补01110011,[B]1，1101000补=1110011+11101000=01011011——无出A+B=1011011B=9126.按机器码浮点算步计算xy].x=2-011×0.101100y=2-010×-0.011100）；x=2-011×（010）y=2-010×111）x=2101×-0.100101），y=2100×（-0.001111)。解：先转换成机器数式：（1）×0.101100y=2-010（-0.011100）[x]补=，101；100,[y]补1，；100[Ex]补1,101,[y]补1,110,[Mx]补0.101100,[My]补1.1001001）对阶补=[Ex]补+[-Ey]补=11,101+00,010=11,111<0，应xy齐，：[Ex]补1=11，101+00，，=[Ey]补[x]补=，110；1102尾数运算：[Mx][My]补0.010110+11.100100=11.111010[Mx][-My]补=0.01011000.011100=00.1100103）结规化：[x+y]补=11110；010=11，01111.010000（尾数规3次，阶减3）[x-y]补=11，11000.110010,已是格化数。舍入：溢出：则x+y=2-101×（000）x-y=2-0100.110010（2）×（-0.100010）×（-0.011111）[x]补=，101；110,[y]补1，；0011对阶：程同(1)的），则[x]补=，110；1112尾数运算：[Mx][My]补11.101111+11.100001=11.010000[Mx][-My]补=11.101111+00.011111=00.0011103）结规化：[x+y]补=11；11.010000,是规化数[x-y]补=11，11000.001110100；00.111000（尾数左规2次阶码2舍入：溢出：则x+y=2-010×（000）x-y=2-1000.111000（3）（-0.100101）,y=2100（-0.001111）[x]补=，101；011,[y]补0，；0011）对阶补=，101+11，100=00>0，应Ey向x齐，则[Ey]1=00101=[Ex]补[y]补=0，；1.111000（1）2尾数运算：[Mx][My]补11.011011+11.111000（1）11.010011（1[Mx][-My]补=11.011011+00.0001111）11.100010（12结果规化：[x+y]补=00；11.010（），已是规化数[x-y]补=00，101；11.100010），100；11.000101（尾数左1，阶码）4舍入：[x+y]补=00；11.010（舍）[x-y]补5溢出：无则x+y=2101×（-0.101101）x-y=2100×011）32.设机器字为6位，分4、44、4和5、、3、分后，画出按种分组方案的单分并行位框图，并较哪种案运算速度快。画出按种分组方案的双分并行位框图，并这种方案比较用74181和74182画和双重分的并行链框。解：（1）—4——分组16位重分并行位链框图见材86页6.225——分组16位重分行进链图如下：（2）4——4分的1位双重分组并行进位链图见材89页图6.265——分组16位重分组行进链图如下：5——分组进时间=2.5ty3=7.5ty；4——分组进时间=2.5ty3=7.5ty；可，两分组方案最长加法间相同结论双重分组并行位的最长进间与组和数有，与内位数无关（3）重分16位并行加器逻辑图下（正辑：注意：174181芯片、逻辑引脚表示方；为强调比性分组时不考虑入影响芯片只有高、最两个进位输入输出端，内位无脚；为位片，无法5-5-3-3组只能4-4-4-4分组单分组跳跃只用到81使用182的定是双重以分组跳跃进位；6）单重分跳跃进是并进位串行进技的合；双分跳进位是二并行位技特别注意在位较少，双重分跳跃进可以采用全行位技实现位数较时可采双重分跃进和串行位技结实现第章1.什么机器指？什叫指令统什么说令系机器的要功能以及与硬结构之间存在着切的关？答：参3002.什么寻址方？么学习寻方式？答：参3103.什么指令字机器字长和存字长？答：略4.零地址指令的操数来自里？各举一明。答：零址指令的操数来自A，隐定。在一地指令中，另个操作的地址通常采用ACC隐址方式。5.对于二地址指令言，操数的理地址安排在什地方？例说明。答：二地址令而言操作数的物地址可排在寄存器、指令或内存元内等。8.某机指令字长位，个操作数的址为6位，设作码长固定，指令分零地址、一址和二地址种格。若零址指有M，一地指令有N种则二地址令最多几？若操数可，二地址指令多允几？解：1）若采定长作时二地址令格式下：OP位）A16位）A26位）设地址指令有K种则当M=1（最，N=1（最小值），二址指令多有Kmax=16-1-1=14种3若用变长操作时，二址指令格式如）所示，操作长可随地址的个数而变此时，K=24（N/26+M/212）；当（N/26M/212时（N/26+M/212向上取整，K最大则二地址指令最多有种（只留一编码作扩展标用。）9.试比间接寻和寄存器间寻。答：略10.试比较址址和变址寻址略。11.画出先址再址及先再变的址过示意。解：1）先变再间址过简单意如下：EA=[(IX)+A]，2先址再址寻址过简单意如下：EA=(IX)+(A)，IX(IX)+116.某机主存量为M16位且存字长等指令，若该机指系统完成08种操作，操作数固定且具有接、间、变址、基址相、立即等六寻址方式，答：（1）画出一址指令式并指出各段的作；该指令接寻的最大围；一次间和多次的址范；立即数范（十制表示）；相寻址的位量（十制表示；上述六寻址方式的令哪一执时间短？哪一种？为什么哪一便于程序浮哪一最适合数组问题如何修指令格式，指令的址范可大到4？为使一指令能转移到存的任位置可采取么措施？简明之。解：（1）字长地址指格式：OP位）（3）A（）OP操作字段，7位可反映108作；为寻址方字段，3位，可反映寻址操；A为址码段，共6-7-3=6位。直接寻的最大围6=64。由于存字长为位，故一次间的寻址范为16；若多次，需用存字的最高位区是否续间址，故范为15立即数范为-32——（有符号数）或0—（无符号数）。相寻址的位量为——。上述六寻址方式中，因立数由指令直，故立即寻的指令行时间短。寻址在指的执行阶要多次(一次寻址要两次，多次寻址要次访)，故行时间最长。址寻址于址寄存的内容由用给，而且程序的执行过程中许用改，而形式地址始不变，故址寻址的令便于编处理数问题程序。寻址操作数有效地址只当前指令地相差一的位移量，直接寻相比，有利于程序动方案一为指令寻址范可扩大到4，需要有地址22位，将单长一地址令的格改双字长如下示：OP位）MOD（3位A（）A（6）方案二如果仍采用字长指（位）格式，为使令范扩大到4，可通寻址方实现安排如：硬件寄存器S（位），用来存放地址。完成指令寻方式所的寻操作后，得效地址E（），再由硬自动完成段址，最得22位物理地。即：物地址=（DS）26+EA注：段址方式硬件隐含实在编程定的寻址过完成、EA之后由硬件自完成，户是透明的。方案三在采用单长指令（16）格式，还通页面址方案使指址范扩到M。安排如下：硬件页寄存器R（16），用存放面地址。指令寻方式增设页寻。当需要使令寻址范扩到时，选择页址方式则：=（PR‖（有效地页地址“接”位形式地址，这样到22位有地址。（）为一条移指令转移到主的任一置寻址范须达到4除了采用(7)方案一中的字地址指令格式外可配置22位基址寄器或22位的寄存器使EA=(BR)+A（为2位的址寄存)或EA（）+A(IX为2位的寄存器，便可问M存储间还可以通过1位的基址寄存左移位再和形地址A加，也达到同样效果。总，不采取何方式，最终得的实际地址应是2位。19.某CPU内有322位的通用寄器设计种容纳64操作的令系。假指令字于机器字，回答以下问：如果主可直接或接址，采寄存器—存储器型令，能接的最大存空间多少？出指令式并说各字段的含。在（）的前下，如果采通用寄器作基址寄器，则述寄存器—存器型指的指令格式何特点画出指令格并指出这类指令可问多大的储空间？解：1）采用S型指令，指令一定是二地以上的址格式，指格式如下：OP位）R（）I(1位)A（位操作段P占6，因为26>=64；寄存器号R占5位，因25>=32；间位I占1位，当，存寻址的操作为直址，当=1时为间址；形式地占0位，以直接址20字（如采用基寻，令格式中应基址寄存器，以指哪一个通用寄存器作基址寄存。指令式变为OP位）源（位）I（1位）X（1位）目R（5位）A（位增加特征位X，X=1，以目寄存器R作基址寄器进基址。基址可访问空间为232字。第八章1.CPU有哪些功能画出其构框并要说各个部的作用。答：参P328和图8.22.什么指令周？指令周期否有一固定值什么解：指周期是指取并执行完一条指所需的时间。由于机中各令执行所需的间差异很大因此了提高PU运行率，即在同步制的机器中不同指令的令周期都是不一致，也就说指周期对不同的指令说是一个固定3.画出指令周期的程图，分析图中每个周期的用。答：参P343及图8.84.设PU内有下列件：PC、IRSP、、、和CU。（1）画出完成间寻址的取数指DA@X将主存地址单X的内容取至AC中的数据流（从指令开始）。（2）画出中断周的数据流。解：CPU中的数据向与所采用数据通结构直接相，不同的据通路的数据是不一样的。常的数据通路构方式直接连线、单总线双线三总线形式，目前大采用总线结，直接线方式仅用于结特别简单的机器中。为简单见，本用单总线将中所件连接起来，如下：PCMARMDRCUIRACbus地址据线制（1）指令周期数据流程图PC→MARM(MAR)→MDR(MDR)→IRPC+1→PCAd(IR)→MARM(MAR)→MDRMDR→Ad(IR)Ad(IR)→MARM(MAR)→MDRMDR→AC（2）中断周期流如下：SP-→SPPC→MDRMDR→M(MAR)向量地PC0→EINTSP→MAR注：解道题两个要，首先根据所给部件计数据通，即确定信流的载体。其次择描述数流的方法，论采用么样表达方式，键都要能清楚地反数据在通路上流的顺，即强调个“流字。较好的表达方式是程图的形式。5.中断周期前是什阶？中断周期又是什么阶段？在断周期PU应成什作？答：中周期前是执行周期中断周后是取指周。在中周期，CPU应成保存点、将中断向量C和中断等作。7.什么系统的行性？粗粒并行和粒度行有何？答：所并行性含同时性和性。同性是指两个或个以上的事在同一刻发生，性是指个或多个事在同一间段生。即同一刻或同时间内完成两个或个以上性质同或性同的功能只要在间上存在相重叠，存在行性。并行性分为粒度并和细度并行两类粗粒度行是指在多机上分运行多个程，由多台机合作完成一个序，一用算法现细粒度并是指在理机的指令和操作的并行。8.什么指令流？画出指令级流水四级水的示图它中哪个更能提高机速度为么？答：指流水是指将条指令行过程分n个操作间致相等的阶，每阶段由一独立的功部件来完成这样个部件就可同执条指令的同阶，从而大大高PU的吐率。指令二流水和级水示意如下：IFIDEX，IFIDEX，IFIDEX，二指令流水示四级指令流水意图IFIDEXWRIFIDEXWRIFIDEXWR四流水更能提理机的速度。析如：假IF、ID、EXWR每段耗为t，则续执行条指令采用二流水时耗时为4t+(n-1)2t=(2n+2)t采用四流水时耗时为在n>1时，n+3<2n+2可级流水时比二水线时，因此更能高理机速度17.在中断系INTR、、EINT三个触器各有何作？解：INTR—中断求触器，用登记断源出的随性中断求信号，以便PU查询中断及中排队优线路提供的中断请信号。EINT——中断允发器CPU中的中断总开关EINT=1时，表示许中断（中断），当INT=0时，表示止中断中断）。其可由、中断等指令。INT——断标发，控制时系统周期状配电的一部，表示中断周期记当NT=1时，入中断周期行中断令的操作。24.现有A、B、CD四个断源，其优由高低按、B、、顺排列。若断服务程序的行时间为0μs请据下所示间轴给的中断请中断的刻，画出CPU执程序的迹。解：、、C、的响先即处优先级。执程序的轨如下01020304050607080100140与请求请求B请服B服A服程序D服请服服服服服B务25.某机有五中断源L、L1、、L3、L4，按中响应先次序高向低排序L0L1L2L3L4，根据下格式，要求中断处次序改L1L4L2L0L3，据下面格式，出各中断源屏蔽字解：各断源屏蔽状见下表中断源屏字01234I010010I111111I210110I300010I410111表中：屏蔽位=，表示屏蔽；蔽位=0表示中放。26.设某机配、C三台备其先顺序按ABC降序排列，为改变断处理次，它们中断屏蔽字如下：设备屏蔽字111010011请下图所示间轴给的设备请求中断的时，画出执程序的。设、、中断服程序的时间为0s解：、、设备的响应优先为最高、B次之、C最低，优先级为A最高、次之、B最低。执行程序的图如下：01020304050607080A请请C请C服B服A服程序第九章2.控制元的功是什？其入受什控制？答：控单元的主功能是各种同的控信号。其输受时钟号、指令寄存的操作码段、标志和来系统线的控制信号控制。3.什么指令周、机器周期时钟期？三有何系？答：CPU每出并行一条指令所需全部时指令周期；机器周是在同步制的机器中执行令周期一步相对完整的作（指步所需间，通常安排机器期等于主存期；时钟期是指计算机主钟周期间，它是机运行基本的单，对应成一个微作所需间通常钟期等于机主的倒数4.能不能说机的主快，机的速度就越，为什么解：不说机器的频越快机器的速度越快。机器的速度仅与有，还与数通路结、时序分配方、ALU运算能力指令功弱等多种素有，要看合效果。5.设机器的主为MHz机器周含4时钟期，且该机的平均指行速度是.4MIPS，该机的平均令周期机器周期，个指令周期含几个机器周？如果机器B的主为2MHz且机器期也含个时钟期，问B机的平指令执行速度少M解：先过机的平指令速度求其平均指令期，再过主频求出钟周期，后进步求出器周期。机参数算法与A机。计算如下：A机均指令期=1/0.4MIPS=2.5A机钟周=1/8MHz=125nsA机器周期=125ns4=500ns=0.5μ机指令周期含机器期个数=2.5μ÷s=5机钟周期83nsB机器周=83ns×4=332ns设机每指令周期也5个机器周期，：B机均指周期=332ns×μB机均指行速度=1/1.66μs=0.6MIPS结论主的提高利于机器执行速度提高。6.设某机主频8MHz，个机器期平均含时钟期，指令平均有4个机器期，试问该的平均指执行度多少IPS？若器主变但每机器周期平含4个钟期，条指平均有个机器周期，该机的平均指令行速度是多少IPS？由可得出结论解：先过主频求钟周期再求出机器期和平指令期，最通均指令期的倒数求平均指行速度。计如下：时钟期=×10-6s机器周=0.125-6s×2=0.25×10-6s平均指周期=0.25-6s×平均指执行速度=1/10-6s=1MIPS当参数变后：机周期=0.125×××平均指周期=0.510-6s×4=2×10-6s平均指执行速度=1/（×）=0.5MIPS结论两个主频相同的机器，执行度不一一。7.某PU的主为0MHz若已知个机周期平包含个钟周期，该机的平均令执速度为1MIPS，试机的平指令周期及个指令期含几个机器期？若改用钟周期0.4μ的PU芯，则算机的均指令速度少MIPS？要得到均每80万的指行速度则应采用主频多少的PU芯片解：先过主求出钟周期时间再步求机器周和平均令周期。时钟期=1/10MHz=0.1机器周=0.1×10-6s×4=0.410-6s平均指周期=1/1MIPS=10-6s每指令周期所机器周期个10-6s/0.4×-6s=2.5个当芯片变后：机周期=0.4μ×μ平均指周期=1.6×μ平均指执行速度1/4μs=0.25MIPS若要得平均每秒80次的指执行速度则:平均指周期=1/0.8MIPS=1.25×10μs机器周1.25s÷μ时钟期=0.5μ÷4=0.sCPU主1/0.125s=8MHz8.某计机的主为MHz各类令的平执时间使用如下表所示，试计机的速（位用IPS表），若上述芯片升为0MHz则该机的速又为少？指令别存取加、减比较转移乘除其它平均指执行时间0.6μ0.8μ10s1.4μ使用35%45%5%15%解:(1)指令平均运行间（0.6×0.35+0.84×μs=1.28μs机器平运行速度=1/1.28μs0.(2)时期=1/60.167μ指令平运行周期数=1.28μs÷0.167μs7.66CPI若CPU芯升级为10MHz钟周期1/10MHz=0.1μ指令平运行时间=0.1μs7.66=0.766μs机器平运行速度=1/0.766s≈1.10.试比较步制、异控制控制的区别答：同控制是任何一条指或指令任何一个微作的执都是事确定的，并都受同一基时标的序信号所控的方式异步制无基时标信号，微作的时序是由门答线控制，控制元发执某一微作的控制号后，等待行部件成了该操作后“回答或“结束”号，再始新的微操。合控制同步控和异制相合的方，即大数操作（内部各操作）在时信号的控下行，少数时难以确的微操（如涉及I/O操作采用异控制。11.设CPU内部构如9.4所示，外还B、C、D、EH、六个存器，们各自的输入和端都与部总通，并分别控制信号控（如i为寄存器的输入控制为的出控制）。求从取指令始，写完成下列指所需的部微操作和制信号ADDB，((B)+(C)B)SUBA,H((AC)-(H)解：先出相应指令的流程然后将图中一步数据通操作分成相应微操作再写出同名的微令即可。（1）ADDB，指令流及微命序列如下：PC→BUS→MARM(MAR)→MDRMDR→BUS→IR→BUS→Y→BUS→ALUPC+1→PC-BUS→Z→BUS→AC取指周期执行周期PCo,MARiMARo,MDRi+1o,YiYo,+,ZiZo,Bi（2）SUBA，指令流程及微令序列下：PC→BUS→MARM(MAR)→MDRMDR→BUS→IRAC→BUS→YH→BUS→ALUPC+1→PCAC-BUS→ZZ→BUS→AC取指周期执行周期PCo,MARiMARo,MDRi+1Ho,ALUi-,Zi13.设CPU内部构如9.4所示，外还1~R4四个存器，们各自的和输端都与内部线相通并分别受控信号控（如2i为存器2的输入控制；R2o为2的输控制）。求从取指令始，写完成下列指所需的部微操作和制信号（1）ADD，；((R2)+((R4))R2，寄存间接寻)（2）R1,@mem；((R1)-((mem))R1，存器接寻址)解：（1）ADDR2，@R4的指令周信息流及微操作控信号如：PC→BUS→MARM(MAR)→MDRMDR→BUS→IRMDR→BUS→YR2→BUS→ALUPC+1→PCBUS+Y→ZZ→BUS→R2取指周期执行周期PCo,MARiMARo,1→R,MDRi+1R2o,ALUio,+R4→BUS→AdIR）R4o,IRi间址周期（IR→MARM(MAR)→MDRMARo,1→R,MDRi（2）R1,@mem指令周期信流程图微操作控制号如下PC→BUS→MARM(