数字电子技术基础第四章习题及习题与讲解

第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。≥1QQY011J1JC1C11K1K11CP图4-12．由D触发器组成的时序逻辑电路如图4-2所示，Q的波形。设触发器的初始状态为Q=0，Q=0。在图中所示的CP脉冲及D作用下，画出Q、0101CPQQ1D1D01Dtt0C1C1DCP0图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。QQQ201&11JC11J1JC1C11K11K1KCP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q、Q、Q的波形图；012（4）说明电路的逻辑功能。QQQ2011J1J11JC1C1C11K1K1KCP图4-44-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设5．试画出如图初态QQ01=00）。CPFFFF10QQ11J01JQC1C101K1K11Q1CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。FF1JFF3FF1J21QQ2Q&1J01YC1C1C11K1K1KCP图4-67．分析图4-7所示电路的逻辑功能。（1）写出驱动方程2）作出状态转移表、状态转移图；、状态方程；（（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。FFFFFF201QQQ201J11J1JC1C1C1Q0Q1Q21K1K1KCP图4-78．时序逻辑电路分析。电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。并说明电路的功能。&CFF1JFF1J01QQ110C1C1Q0Q11K1KCP图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出QQ的状态转换图；10（3）根据状态图分析其功能；1FFFF10QQ101J1JC1C1QQ1K1K1&0BCP图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组并描述功能。、状态方程组和输出方程，画出状态图A=1&ZFFFF10QQ11J01J1C1C1Q0Q11K1KCP图4-1011．已知某同步时序逻辑电路如图（1）分析电路的状态转（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f频率等于700Hz，从Q端输出时的脉冲频率是多少?4-11所示，试：移图，并要求给出详细分析过程。CP2QQQ021&1J&1J1JC1C1C111K1K1K1FFFF1FF2&0CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组转换图。、状态方程组，并画出状态FFD0Q0A&01D≥1C1Q0FFD1Q&11D1C1CPQ1图4-1213．电路如图4-13所示。分析计数器电路，指出计数器的模，画出状态转换图和电路时序图。设触发器初态为QQQ＝001。210&≥1FF1JFFFF0Q1Q2Q2“1”011S1TC1C1C1Q0Q1Q21K&1RCP图4-1314．分析如图4-14所示同步时序逻辑电路。要求：（1）写出各级触发器的驱动方程（激励函数）；（2）写出各级触发器的状态方程；（3）列出状态转移表；（4）画出状态转移图；（5）描述逻辑功能。Q0Q1FF0FF11D1DC1C1Q0Q1CP图4-1415．一逻辑电路如图4-15所示，试画出时序逻辑电路部分的状态图，并画出在CP作用下2—4译码器线译码器的逻辑功能为：当EN0时，电路，AA。74LS139输出、Y、Y、Y的波形，设Q、Q的初态为0。2线—4Y012310处于工作状态，AA，，YAA110Y010YAAY32101074LS139CPFF1DFF1DAAYY0Y0101QQ0123001YYYY1Y2Y1C1C1QQ10ENYENY32CPY3图4-15R=R=10kΩ,C=0.047μf，试问：（1）由555定时器构成的是什么电路，其输出v的频率f=?占空比q=?16．电路如图4-16所示，其中ABO0（2）分析由JK触发器FF、FF、FF构成的计数器电路，要求：写出驱动方程、状态方程120和输出方程，列出状态转换表，画出完整的状态转换图；（3）设Q、Q、Q的初态为100，画出Q、Q、Q的波形图（不少于6个CP脉冲周期）。012012V=5VCCQQQ201RFFFF1JFF1JAB01274855561JvOCPR3C11KC1C1Q0Q1Q21K1K215C图4-1617．用4位二进制计数器74161设计一个双模加法计数器，计数器的进位采用74161的进位信号C。当输入控制变量M=0时，工作在10进制；当输入控制变量M=1时，工作在7进制，要求不能有过渡态。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-17和表4-1。表4-174161的功能表CPEPETDDDDQQQQ01230123×0×××××××0000RDLD↑10××dddddddd001×110×××××23123保持×11×0××××↑1111××××计数QQQQ3COLDRDEPET01274161CPDDDD3012图4-1718.已知下图4-18电路，试完成下列问题：AB1111CD0123456789101112131415WXQQQQCO011EP321YZET74161LDLD1RDCPDDDD0RD1321图4-18（1）74161组成模值为几的计数器；(2)写出W、X、Y、Z的函数表达式；(3)在CP作用下，画出WXYZ的波形，分析WXYZ端顺序输出8421码的状态。19．74290由一个二进制计数器和一个五进制计数器组成，试用计数器74290设计一个5421编码的六进制计数器，画出设计的电路图和波形图。74290的逻辑符号如图9所示，Q为二0Q~Q为五进制计数器输出；CP为二进制计数器时钟输入，CP为五进制计进制计数器输出，3101数器时钟输入。74290功能表如表4-2所示。假设S、S已接地。9（1）9（2）RR0(1)SS9(2)0(2)9(1)CPCP1742900QQQQ3012图4-19表4-274290功能表SCP（CP）QQQQ2）RRS0（1）0（2）9（1）9（0132101100-00000011-10010000↓加法计数20．用四位二进制同步加法计数器74161设计能2421BCD码十进制加法计数器,可增加必要的门电路。2421BCD码编码表如表4-3所示，74161的功能如表4-1所示，74161的符号图见图4-20。表4-32421BCD码十进制数ABCD十进制数ABCD00000510111000161100200107110130011811104010091111QQQQ3COEPETCP01274161LDRDLDRDDDDD3012图4-2074161符号图21．试用一片74161集成计数器和少量门电路，用置数法设计计数/分频电路，其中初始状态为0000，当控制端M=0时，计数器的模值为4，控制端M=1时，计数器的模值为8。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-21和表4-1。QQQQ3COEPETCP01274161LDRDLDRDDDDD3012图4-2122．由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-22所示。74161的功能表分别见表4-1。要求：（1）分别列出X=0和X=1时的状态图；（2）指出该电路的功能。X&≥1&QQQQ3COQQQQ3COEPETCP11EPETCP012012LDRD1LDLD7416174161CPR1CPR1DDDD2DDDD0123DD01300010001图4-2223．用同步四位二进制计数器74161构成码制为余3码的十进制计数器。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-23和表4-1。QQQQ3EPETCP12COLDRD074161LDRDDDDD3012图4-2324．中规模集成计数器74LS193引脚图和逻辑符号、功能表分别如图4-24和如表4-4所示，其中和分别为进位和借位输出。COBO（1）请画出进行加法计数实验时的实际连接电路。（2）试通过外部的适当连线，将74LS193连接成8421BCD码的十进制减法计数器。BOCO161514131211109VDRDBOCOLDDDBOCOQQQQ0CC023123LD74LS19374LS193RDLDCPCPDDDD1GNDDQQCPCPQQ3UD023110DU212345678引脚图逻辑符号图4-24表4-474LS193功能表输入RCPCPDDDDQQQQ输出LDDUD321032101×××××××000000××dddddddd3210321001↑1××××011↑××××4位二进制加计数4位二进制减计数25．已知图8中QQQQ的初态为0101，随着CP脉冲的输入，画出状态转换图。74LS1940123的逻辑符号和功能表分别见图4-25和表4-5。1QQQQ3DDSS10012IR074LS194×1ILRDCPCPDDDD3RD012××××图4-25表4-574LS194的功能表DCPDDDDQQQQILSSDIRRD10012301230×××××××××0000111××↑dddddddd01230123100×××××××QQQQ0123101A×↑××××AQQQ012110×B↑××××QQQB12326．用同步四位二进制计数器74161构成12进制计数器。要求分别利用74161的清零功能和置数功能实现，画出相应的连线图。74161的逻辑符号和功能表分别见图4-26和表4-1。QQQQCO374161LDEPETCP012LDRDRDDDDD3012图4-2627．十六进制计数器74161的逻辑符号如图4-27（a）所示，功能如表4-1。要求构成十进制计数器，其十个循环状态如图4-27（b）所示。请画出接线图，可以增加必要的门。QQQQCO3EPETCP01274161LDRDLDRD0000→0100→0101→0110→0111↑↓DDDD30121111←1110←1101←1100←1000（a）（b）（b）（a）图4-2728．电路如图4-28所示，74LS151为8选1数据选择器，74161为四位二进制计数器。请问：（1）74161接成了几进制的计数器？（2）画出输出CP、Q、Q、Q、L的波形（CP波形不少于10个周期）。012LYAAA012&QQQQ74LS151EPETCP3CO11012LDRDLD74161EDDDDDDDD37CPDDDDR1012456D0123100000图4-2829．在图4-29的基础上用同步十六进制计数器74161设计一个49进制的计数器。要求：（1）用同步置数法构成，允许附加必要的门电路。（原有的电路不能改动）。（2）简要写出设计过程。QQQQQQQQ0123COLDCOLDEPETEPET01237416174161CPCPDDDDRDCPCPDDDDRDVCC01230123图4-2930．对照图4-30所示：（1）图4-30（a）所示的多谐振荡器的输出信号周期是多少？（2）如果将其输出信号频率进行12分频，现采用如图4-30（b）所示的74LS161同步16进制计数器，应如何构成？请画出完整的电路图，并画出其状态转换图。74LS16同步16进制计数器的功能表如表4-1所示。（3）这时计数器的输出信号的周期是多少？f=12MHzC2QQQQ3COLDRDEPETGG20121LDRD7416111CPDDDD3C1012RRF2F1（a）图4-3031．如图4-31所示部分已经连接好的数字电路，试问：（1）当74HC4511输入8421BCD码时，a~g端输出有效电平是高电平还是低电平？（2）对照74HC4511和74LVC161两种芯片的功能表（见附表4-6和附表4-7），试应用“反（b）馈清零法”设计一个“6进制”的加法计数器，并在下图的基础上通过必要的连接后使电路实现正常的计数显示功能。要求画出状态转换图，并在图上作必要的连接和设置。abcfgGNDedggabcdef510Ω×7abcdefLE74HC4511BILTDDDD174HC00&320QQQQ1COLDRDETEPCP32074LVC161DDDD1320图4-31表4-674LVC161功能表EPETDDDCPD3Q0Q1Q2Q3RDLD012×0×××××××0000↑10××dddddddd01230123×110××××××11×0××××↑1111××××保持计数表4-774HC4511功能表LEABCDYYYYYYY字形BILTabcdefg××0××××11111118×01××××0000000消隐01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110111901110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111************32．用同步四位二进制计数器74161构成一个十二进制计数器，其十二个循环状态如图4-32所示。000100100011010001010110QQQQ0321110010111010100110000111图4-32画出电路连线图，并作必要的分析说明（74161的逻辑符号和功能表分别见图4-33和表4-1）。QQQQ3CO74161LDEPETCP012LDRDRDDDDD3012图4-3333．某四位二进制加／减计数器的逻辑符号如图4-33所示，功能表如表4-8所示。（1）用该集成计数器和少量与非门计一个8421BCD编码的6进制加法计数器。（2）分析图4-33电路的逻辑功能，并画出完整的状态转移图。≥1QQQQ1QQQQ321320CP+0CP+1LDCRLDCRCP-0CP-DDDD3210CPDDDD13201000图4-33表4-8集成计数器的功能表CP+CP-CRDDDDQQQQLD32103210××1×××××0000↑100ABCDABCD1↑00ABCDABCD↑101××××四位二进制加法计数1↑01××××四位二进制减法计数↑001××××保持0↑01××××保持34．当模式控制SS＝10时，移位寄存器CC40194实现串入左移功能。设CC40194初态为10QQQQ＝0000，电路如图4-34，试画出十个以上CP脉冲作用下移位寄存器的状态转移图。32101QQQQ3DDSS01012IR0CC401941ILRCPCPDDDD3RD1D012××××图4-34表4-9CC40194功能表输入SSDDCPDDDDQQQQ输出RD10IRIL01230123L×××××××××LLLLHHH××↑dddddddd01230123HLL×××××××QQQQ0123HLHA×↑××××AQQQ012HHL×B↑××××QQQB12335．由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-35所示。画出状态图，指出该电路的功能。74161的功能表见表4-1。&QQQQ3COEPETCP11012LDRDLD74161CPR1DDDD3D0120001图4-3536．用两片如图4-36所示的74161二进制计数器构成37进制计数器，画出电路图。74LS161为同步16进制计数器，图中为异步置0端，LD为同步置数端，其功能表如表4-1所示。RDQQQQ3CO74161LDEPETCP012LDRDRDDDDD3012图4-3637．用同步十进制计数器74160构成初始状态为0010的七进制计数器。画出状态转换图和连线图。74160的逻辑符号和功能表分别见图4-37和表4-1。QQQQ3EPETCP12COLDRD0LDRD74160DDDD3012图4-3738．分析如图4-38所示由74161构成的电路。74161功能表见表4-1。（1）画出完整的状态转换图；（2）画出Q相对于CP的波形，说明是几分频，Q的占空比是多少？33QQQQ311COLDEP012LDRDET74161CPCPDDDDRD10123001图4-3839．中规模同步四位二进制计数器74161（74LS161）的功能表和逻辑符号分别如表4-1和图4-39（a）所示。（1）请用置零法设计一个七进制加法计数器，画出状态转换图和连线图。（2）试用一片74161及图4-39（b）电路设计一个能自动完成加、减循环计数的计数器。即能从000加到111，再从111减到000循环，要有简要的设计过程。QQQQ3COLDRDEP012LDRD=1=1=1&ET74161CPDDDD3012（a）（b）图4-3940．试用两只JK触发器和最少量的接线设计一个能产生如图4-40所示波形的时序逻辑电路，要求写出完整的设计过程。CPQ0Q1图4-4041．试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。42．用最少的JK触发器与必要的门电路来设计一个能自启动的同步六进制减法计数器，即要求计数顺序为：0→5→4→3→2→1→0„„，并当计数到0时，输出一个高电平，要求：（1）分析设计要求，建立状态转换表；..（2）求出状态方程、.输出方程和驱动方程；（3）画出电路的逻辑图；（4）判断电路是否能自启动。第四章习题参考答案1.解（1）驱动方程：J=Q，K=1；010J1Q，K=1；01输出方程:Q；YQ01状态方程：，；Qn1QQQn1QQ010110（2）状态转换图（2分）0010QQ101101电路功能：模3减法计数器，Y为借位。2．解：CPDiQ1Q23．解：（1）驱动方程：1，、J，1、J，Qn1JKQnQnQn0KQn1K00121122（2）状态方程Qn1QnQnQnQn00012Qn1QnQnCP下降沿有效101Qn1QnQnQnQn21212（3）状态真值表QQQQQQn+10n2n1n0n+12n+11000000101010101101110101100101101111110001111000（4）状态转换图110001000011QQQ0211111011000104、解：（1）电路的状态转换表J1JQJQQ010201K10（2）状态方程KQ0KQQ1201Qn1JQnKQnQn、Qn11n1KQnQnQQnQn10n1JQ1000000110Qn1JQnKQnQnQnQnQnQnQn22222012012（3）状态真值表CPQQQQQQn+1n+1n2nnn+1210100000011001201030114100510161107111010011100101110111000（4）电路的状态图000111001110010101011100QQQ021（5）Q、Q、Q的波形图012CPQQQ012(4)由状态转换图可看出该电路为同步八进制加法计数器。5．解：1）CPQ0Q12）3进制加法计数器。6．解：（1）写出驱动方程JQnJQnJQnQnKQn0210201KQn22KQn1002写出状态方程（2）Qn1QnQnQnQn02020Qn1QnQnQnQn10101Qn1QnQnQn2012（3）求状态转换表（设初始态为000）Qn2Qn1Qn0Qn12Qn11Qn10Qn2Qn1Qn0Qn12Qn11Qn10000001100000001010101011010011110010011100111001（4）状态图111000001010110100011101（5）功能：能自启动同步五进制计数器。7．解：（1）写出驱动方程JQnJQn21JQnKQn1001KQnKQn210（2）写出状态方程210Qn1QnQnQnQn01020Qn1QnQnQnQn10101Qn1QnQnQnQn21212（3）列出状态真值表Qn2Qn1Qn0Qn12Qn11Qn10Qn2Qn1Qn0Qn12Qn11Qn10000001100001001011101010010100110100011111111110（4）画出状态转换图QQQ321000001011111101010100110（5）具有自启动能力的同步五进制加法计数器。（6）各触发器输出波形CPQ3Q2Q18．解：（1）驱动方程：JK1，JKQn00011输出方程：CQnQn10状态方程：，Qn1QnQn1QnQnQnQnQnQn001010101（2）状态真值表CQn1Qn0Qn11Qn1000010011001011011001（3）状态图、时序图00011011QQ21/1CPQQ12C（4）功能：从时序图和波形图可以归纳出：该电路是同步两位二进制加法计数器。9、解：（1）根据电路图可得到的方程为：K1;0驱动方程：J0JKQ;110Qn1Q;状态方程：00Qn1JQKQQQQQ;111110101输出方程：BQQ;01（2）将QQ的各个代入上述的方程，可得到状态转换图如下所示：10/1/BQQ1000111100/0/0/0（3）由状态转换图可知，该电路为四进制减法计数器，B端的输出是借位输出；且此电路能自启动。10.解：（1）激励方程：J1，K100，KAQn10J1（2）状态方程：Qn1JQnKQnQn000000Qn1JQnKQnAQnQn1111101ZQQ（3）输出方程为：10（4）状态转换图为：01A00/0QQ/Z1001/001101011/110/0功能描述：同步可逆四进制计数器11．解：（1）各触发器驱动方程JQQ,K1FF2：2102FF：1JQ,KQQ10120JQQ,K1FF0：0210（2）状态真值表QQQJK22JKJKQQQn+1n+12n+1121011000000010011001001011111010010010011011011111111100100010111001101011111010110010101000111111101000（3）状态转移图111000110001100010011101QQQ021（4）4位加法计数，能自启动（5）700Hz/4=175Hz12．解：D(QQ)A激励方程组0为：0DQA110Qn1状态方程组为：0n11D(QQ)A001QDQA10状态转换图为：A/0/Q1Q00/001/000/1/1/0/1/000013．解：（1）由电路写出各级触发器的状态方程1J0Q0nK0Q0nQ0nQ1nQ0nQ0n1SR1Q1nQ1nQ2nQ1n11T2Q2nT2Q2nQ0nQ2nQ0nQ1nQ2nQ2n（2）状态表（3）状态图QQQnQQQn+101nn1n+1n+1200002111001010010101011100000111101110110011111011001010101QQQ210000111011100110（4）计数器模为5（5）时序图CPQ1000101010111101000101010Q1Q214．解：（1）驱动方程：DQn，DQn0110（2）状态方程QQn，n1Qn1Qn0110（3）状态真值表QnQn1QQn1n10100001011110001110（4）状态转换图QQ0001111010（5）功能：4进制计数器。15．解：（1）状态转换图QQ1001001110（2）波形图CP0tttttY00YYY1020316．解：（1）多谐振荡器T=0.7（R+2R）C=0.7×30×10×0.047×10=0.987×10s3-6-3ABf=1.01kHz；0（2）写出驱动方程、状态方程、画出状态转换图JQJQJQn21n2n0驱动方程:（2分）01KQKQKQnnn021021Qn1JQnKQnQnQnQnQnQn0000020202状态方程:1Qn1JQnKQnQn11110Qn1JQnKQnQn2状态转换图：22221100010000111110011001101（3）由Q、Q、Q的初态为100，可知进入第一种循环。则CP、Q、Q、Q的具体波形图：123123CPQ0Q1Q217．解工作情况分析：由于要求采用74161的进位信号C作为该计数器的进位信号，因此必须采用QQQQ=1111的状态，另外依据要求不能出现过渡态，则必须采用同步置数工作状态。当3210M0时，计数器为10进制，则要求置数值DDDD为0110，当M=1时，计数器为7进制，则3210。根据置数的值DDDD与M的关系，则有计数器的置数值为3210要求置数值DDDD为10013210DDDDMMMM3210状态转换图：1/01/0x/001111/0100010011010x/00/101101/01011输入M/输出Cx/0x/0x/0x/01111111011011100QQQQ3210电路连线图：进位CQQQQ21COLDRDEPETCP013174161CP1DDDD30121M18.解：（1）M=16WmmmmABCDABCDABCDABCD（2）1412115XmmmmmmABCDABCDABCDABCDABCDABCD13108742YmmmmmmABCDABCDABCDABCDABCDABCD15139760Zmmmmmmmmmmmm01514131210985431ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD（3）画出WXYZ波形CPWXYZ3141592653589793WXYZ顺序输出3141592653589793的8421BCD码。19.解：将外部时钟CP送入74290的CP，而将Q接至CP，即可构成5421BCD计数器，电130路图如下图所示，此时，其输出高低位顺序与前不同，为QQQQ，如外端子标注QQQ0321321Q。0RR0(1)SS9(2)0(2)9(1)CPCP174290CP0QQQQ3012QQQQ1302波形图如下：CPQ0Q1Q2Q320．解：（1）状态图QQQQ01011010011000011110100101110000111113210000（2）连接图≥1&QQQQ211EPETCP13CO0LD74161LDRD1CPRDDDDD2013110121.解：（1）状态转换图M=0时，模值为4，状态图如下：QQQQ0QQQQ0000000110001001000000001001000113213210111011001010100M=1时，模值为8，状态图如下：（2）连线图M&≥11QQQQ3EPETCPC1012LD74LS161LDRD1RCPDDDD3D012000022．解：（1）X=0时，电路为8进制加计数器，状态转换图为：QQQQ010001001101010113211111111011011100（2）X=1时，电路为5进制加计数器，状态转换图为：QQQQ01000100110103211100101123．解：（1）状态转换图QQQQ00011010010110101101001100111100032111001001（2）连线图&QQQQ311COLDRDEP012ET74161CPDDDD31CP012110024．解：（1）进行加法计数实验时的电路连接如图，CP=“1”，CP接计数脉冲，RD=0，接“LD1”，DU输出为Q、Q、Q、Q。3210&BOCOBOCOBOCOQQQDQBOCOQQQDQ3012230122LDLD74LS19374LS1931RDLDRDLDCPCPUDDDCPCPUDDD3D013D01CP1××××1CP1001（2）要求按8421编码十进制减法计数时，电路图如上右图所示，状态转换图为QQQQ00001001100001110110321000010010001101000101由功能表可知，74LS193是异步置数，因此当出现0000后，先出现1111，才能把计数器置成1001，随后开始减法计数，电路如图所示。25．解：状态转换图为：010110110010011010011101&01001010QQQQ301226．解：（1）用清零功能实现12进制连线图QQQQ211COLDRDEPETCP013741611CPDDDD2013（2）用置数功能实现12进制连线图&QQQQ211COLDRDEPETCP0133741611CPDDDD20127．解：当QQQQ=0000时跳到0100，然后记数到1000时又跳到1100，故3210（1）从QQQ=000译码（起跳）；210（2）置入数据为D=Q，DDD=10033210（3）接线图28．解：（1）74161接成6进制计数器（2）波形如下：CPQ0Q1Q2L29．解：（1）&0000QQQQ1100QQQQ31COLDRDCOLDRDEPETEPET01230127416174161CPCPDDDDCPCPDDDD0123VCC0123（2）74LS161为16进制计数器，每计满16向高位进一位，计满48高位为0011，此时由LD端使计数状态回到00000000，实现49进制计数。11μs;30.解：（1）Tf12&f=12MHzC2QQQQ311COLDEPET012LDGG2741611RDRD111CPDDDD3012C10000RRF2F11100110111101111000010110001101000101001001110000100011101010110QQQQ0321（2）T'12T1μs.31.解：1）高电平。2）状态转换图：QQQQ00000000100100101001101003210110连接图：abcfgCOMedgabcdef510Ω×7abcdegfBI11LTLE74HC4511DDDD0321&QQQQ074HC2011COLDRDETEP32174LVC161NCPDDDD032132．解：连线图如右所示。&QQQQ3CO11EPETCP012LDLD74161RRD1CPDDDD0123D1000当计数器到1100时，与非门输出0，使LD=0，从而在下一个CP脉冲到来之后，把计数器置成0001，既161从0001到1100，共12个稳定状态。33．解（1）六进制加法计数器设计&QQQQ11320CP+LDCRCPCP-1DDDD1320（2）功能说明：九进制减法计数器状态转移图111111101101110010111010100110000111011001010100000000010010001134．解：00000001001101101100100135．解：（1）状态转换图：（2）功能：三进制计数器QQQQ010001001321101036．解：1）采用异步置0法实现37进制计数，则S=37=(100101)N2归零逻辑为：2）具体连线RDQQQ。502&QQQQ2QQQQCO012311COEPET74161（片0）LDLD1EP013ET74161（片1）LDLD1RDRDRDCPDDDDRDCPDDDD01230123CP37．解：（1）状态转换图QQQQ10010001101000101320100001110110（2）连线图1QQQQ21EPETCP1COLDRD03LDRD741601CP1DDDD3012010038．解：（1）状态图0001001000110100000001011111011001111000110010011010QQQQ0321111011011011（2）时序图CPQ0Q1Q2Q3Q相对于CP的波形，说明是十分频，Q的占空比是50%。3339．解：（1）从74LS161功能表可知，电路为异步置零，因此，置零端的逻辑关系为RDRQnQnQn。电路如图所示。0D21&QQQQD11CO3LDLD1EP012ET74161RDCPDDDRDCP0123××××（2）由于74LS161只能作