微型计算机系统与接口

微型计算机系统与接口7.1总线基础知识总线的基本概念总线的特征要素总线的电气性能

7.1.1总线的基本概念总线的定义计算机系统中各模块之间互连的链路，支持模块之间的信息传送。总线的分类片内总线：位于芯片（CPU）内部的总线。外设总线：计算机与外部设备之间的互连总线。（RS232、IDE、RS485、IEEE-488等）系统总线：计算机各模块之间的互连总线。 （VME、MULTIBUS、ISA、PCI、VL等）通常，把系统总线简称为“总线”。总线的层次结构VMEBUS（Motorola开发，较复杂，规范性好，支持多处理器，典型的异步方式，使用广泛）局部总线VMX：定义专用单机功能串行总线VMS：提供独立的处理器间串行通道。系统总线VME：定义多处理器系统功能MULTIBUS（Intel开发，典型的多总线，较简单，较好的适应性和灵活性，支持多处理器）iPSB并行总线：并行系统总线。iSSB串行总线：串行系统总线（性能低）。iLBX局部扩展总线：存储器与CPU高速连接。iSBX局部扩展总线：提高系统的输入输出能力。7.1.1总线的基本概念总线的层次结构——全局和局部总线全局总线（Global）：多处理机系统中各个处理机模块和它们的共享模块之间的公共总线，称作全局总线.局部总线（Local）：微处理器模块本身具有的本地的总线，也可连接多个模块，但与全局总线上其他模块无关。总线的层次——不同速率的数据传送总线层次结构计算机系统的各模块部件的性能相差很大，不应该用同一个总线协议来对待不同性能的模块部件。各部件性能提高速度不匹配等因素造成目前多种总线标准共存的局面。各种总线标准形成自己的总线层次分类，甚至总线命名。总线层次划分有不同的观点，一种基本的划分就是根据多处理器系统中总线所处的位置和功能，把总线分为全局总线和局部总线。总线层次的划分有助于从原理上分析和理解系统结构，而在实际设计中，利用总线技术提高系统的性能和功能。7.1.2总线特征要素总线类型：专用、复用（数据/地址分时复用）总线宽度：数据线宽度总线频率：总线时钟频率数据传输功能：读、写、块、读修改写、写后读...数据传输方式：单周期方式和猝发(burst)方式时序：同步传送与异步传送同步：协议简单、严格、灵活性差PC、ISA、PCI异步：适应各种时序、控制线多、接口复杂VME仲裁方法：集中、分布信息传送寻址数据线地址线总线占用期间地址数据单周期数据传送方式数据传输方式单周期数据传送：每占用一次总线仅传送一个数据。寻址数据n地址数据3数据1数据2数据线地址线...信息传送总线占用期间无效猝发数据传送方式猝发(burst)数据传送：占用一次总线传送多个数据。有规定的寻址规则，提高总线利用率。

总线时序----同步传送和异步传送

同步传送：数据传送双方依靠统一的公共时钟信号来发送和接收数据，一般用总线时钟作为双方的同步信号。特点：协议简单、严格、灵活性差。步骤：（1）主模块在第1个时钟周期开始处发出地址和读信号，地址和控制信号有效，（2）从模块接收后在下一个时钟周期开始处把数据信号及应答信号放到总线上，（3）在下一个时钟周期到来时，各信号恢复，完成总线周期。时钟读地址应答数据同步传送时序图

总线时序----同步传送和异步传送异步传送：数据传送双方没有公共时钟，依靠发送握手信号来保证数据的发送和接收。特点：适应各种时序、控制线多、接口复杂、对信号要求高。

步骤：（1）主模块先发出地址和读信号，待稳定后再发出主同步信号MSYN，表示地址和控制信号有效，（2）从模块检测到同步信号后发出数据，待数据稳定后再发出从同步信号SSYN，表示数据信号有效，（3）主模块接收数据。读地址MSYN数据SSYN异步传送时序图

总线仲裁概念命令（主）模块和响应（从）模块多主系统中，每时刻只有一个总线主控制总线，多个主模块请求总线时,仲裁解决总线竞争仲裁方法集中式：由中央仲裁（控制）器根据一定的策略统一分配总线。分布式：无中央总线控制器。每个主模块包含访问控制逻辑，它们共同作用，分享总线。

集中式总线仲裁特点：（1）各主模块仅一条总线请求线和总线授权线。（2）有三种不同的裁决方式：链式查询方式、计数定时查询方式、独立请求方式。（3）仲裁器可以采用任何的仲裁策略。

分布式总线仲裁特点：（1）各主模块有自己的仲裁号和仲裁逻辑。（2）以优先级仲裁策略为基础。（3）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。7.1.3总线的电气性能信号电平与驱动电流传输线效应串扰及其消除协议速率7.1.3总线的电气性能1、信号电平与驱动电流信号电平驱动电流Multibus驱动器、接收器电压特性规范7.1.3总线的电气性能2、传输线效应一般印制板，导线的传播延时约=6ns/m传输线阻抗Z0，与线的物理结构有关驱动器输出电阻R0须和传输线阻抗Z0及输入阻抗匹配，否则，会发生部分信号波反射消除办法终端等效电阻—入射波转换技术反射波转换技术—PCI方法终端等效电阻网络

—入射波转换技术终端电阻网络

PCI方法—反射波转换技术不使用终端电阻，而是利用信号和反射波叠加结果作为最终有效信号。7.1.3总线的电气性能3、串扰及其消除线间电容和电感的偶合容性噪声正比于V/t发送器信号边沿斜率接收器输入阻抗电感性偶合噪声正比于dI/dt发送器电流变化率接收器输入导纳7.1.3总线的电气性能3、串扰及其消除解决办法梯形收发器—控制输出波形边沿斜率和输入积分法无源保护技术定义与信号线不同电气规范的信号选通线定义与信号线不同电气规范的信号选通线无源保护技术7.1.3总线的电气性能4、协议速率传送周期Tc传送速度S=1/Tc并行度P吞吐率B=S*P（总线的最高传输率）总线最高传输率=数据总线宽度（字节）*总线时钟*每周期数据量 ISA=2*8*1/2=8MB/s PCI=4*33.3*1=133MB/s PCI-2=8*66.6*1=533MB/s7.2ISA总线ISA总线概述ISA总线时序ISA接口举例7.2.1ISA总线概述ISA总线的发展

IBMPC（PC/XT）总线62线，Data8，Addr20，8088CPU，1981ISA总线（IndustryStandardArchitecture）（PC/AT）62+36线，Data16，Addr.24，80286，1984EISA总线（EnhancedIndustryStandardArchitecture）98+90线，Data32，386/486，可自动进行系统配置，低速时钟7.2.1ISA总线概述信号组 （1）数据线：SD0~7/SD8~15/SBHE# （2）地址线：SA0~19/LA17~23 （3）控制线：BALEAEN地址允许（区分CPU访问和DMA访问）SMEMR#,SMEMW#/MEMR#,MEMW#(地址SA0~19寻址内存的读写,整个存储器读写)IOR#,IOW#IOCHRDYI/O通道就绪状态IOCHCK#I/O通道检查状态（连到非屏蔽中断,使用小心）NOWS#无等待状态信号OSC,CLK晶振及时钟信号DRQ1~3,DACK1~3#,DRQ0,DACK0#,DRQ5~7,DACK5~7#