实践电磁兼容设计之pcb基本布线措施_第1页
实践电磁兼容设计之pcb基本布线措施_第2页
实践电磁兼容设计之pcb基本布线措施_第3页
实践电磁兼容设计之pcb基本布线措施_第4页
实践电磁兼容设计之pcb基本布线措施_第5页
已阅读5页,还剩20页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第五 第四部1.当使用多层板布线时,一般选择地平面层靠近高速信号布线层(顶层),PWR、SIG1、GND、SIG2、PWR、BOT或者顺序为TOP、GNDSIG1、PWR、SIG2、GND、PWR、BOT;2.根据电磁场理论中的磁通对消原理,在双面板和单面板的PCB布线中,电3.建议对双面板的PCB布线中的底层进行大面积敷地,并使用尽可能多的通 5.给每个各功能 104或者103.耦容离 越越,据FR4板材分布参数,起8在PCB布线中,如果是双面板,使用尽可能多的通孔把底层和顶层的地连起的信号传输速率选择合适的 接到地;; 之间。比如1Kbps的数据率,选择1000pF的电容,1Mbps的数据率,选择200pF的电容.合嵌电子科如图422总线的IO互连线上串联使用了 15.电路板与机壳内边缘相隔一定的距离,或者电路板的边缘留下0.3mm的16.当电路内存在多个高速数字 17.法拉第 GND地上,可以取得一定的RF抑制效果和防静电效果。如此PCB图中20关键性的走线,比如数据线、时钟信号线、复位线等需要遵循3W布线 )缩进了约1mm .

性的关注度。如下图存在的地回路阻抗断裂的问题,如图所示:主四周

如果是DDR2SDRAM或者DDR3,因为CLK时钟频率比较高,所以DDR引 CORTEXA8 如下图中高亮的 到TDLTE模之 第二种布线方式如图,为了保持阻抗一致,L3和L4的走线要比L1宽1左右,L5的走线又要比L3宽1倍左 时钟线等布置成微带线;5.为每一个走线提供续的参考层,走线尽量不要不同的参考层;6.对GND如下图中对GNDAD地在电路板的中间,造29.将电路中器件分成两大类:高速(>40MHz)器件和低速器件。如果可能的30.最后明确 MPU6050、ZigbeeUE-STM32F103开发板的淘 UE-AT9

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论