黑金fpga vhdl简明教程5.1VHDL的数据类型和操作符

VHDL的数据类型和操VHDL标识标识符只能由字母（a~z或A~Z）、数字0~9）和下划线（_）组成标识符中的字母不分大小标识符最长为32个字符扩展标以数字开头，也可以有空格等其它特（10）如：\74HC244\，\AandB\等都VHDL数据对常量信号变量文件 常量定义的语法

Width,Height:INTEGER:=8;Delay:TIME:=10ns;注只能在常 中修改常量 二、变变量只局限于进程（process）变量定义的语法变量名（列表）：数据类型约束条VARIABLEx,y:VARIABLEcount:INTEGERRANGE0TO10:注变量的初值可以不设变量赋值与初始化都用“：=”符号变量不能直接对应于硬件连仿真时，变量用于次的建模；系统综合时，变量用于计算、数据暂存和数在进程中的变量只能在进程内使三、信定义设计中各元件间的，可以赋值给外部信信号定义的语法SIGNALSIGNAL号名（列表）：数据类束条SIGNALcount:STD_LOGIC_VECTOR(3DOWNTO注信号赋初值用“：=”符号，表示不产生延信号间的值传递是通过“<=”符号进行的信号间的代入赋值不是即时的，要到下一个赋初值可以保证在仿真时信号有设定的初值，而在硬件电路实现时，信号赋初值是无libraryuseieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitylogicisIP:INStd_logic;CP:INStd_logic;OP:OUTendarchitectureaoflogicisSIGNALD:Process(CP,IP)IfCP’EVENTandCP=‘1’D<=OP<=DEndif;EndEndarchitectureaoflogicisProcess(CP,variableD:Std-logic;IfCP’EVENTandCP=‘1’D:=IP;OP<=D;Endif;EndEnd 信号赋 变量赋四、文文件用于传输大量的数据，VHDL对所赋的值的类型有很强的约束VHDL语言标准定义了10种数据类型允许用户自定义数据类一、整数类型与数学中定义的整数相范围：-231--231-只能用于算术运算，不能用于逻辑运可用RANGE…TO来限定数值VARIABLEAddr:INTEGERRANGE0TO二、自然数类型和正（NATURAL和整数类型的子类正整数范围：1--231-自然数范围：0--231-三、实数类型实数范围：-1.0E38~必须表示成带小数点或科学计数的方四、位类型位包含两种值：0、例如bit1<=五、位矢量类型多个位类型元素组成的一个（或数组 Bit2<=标准逻辑类型标准逻辑对数字逻辑电路的逻辑特性描BIT型更完整注意序列的编号顺标准逻辑的定义是TypeTypeSTD_LOGICis(‘U’,--‘X’,--ForcingUnknown;‘0’,--Forcing0;‘1’,--Forcing‘Z’,--HighImpedance;‘W’,--Weak‘L’,--Weak‘H’,--Weak‘-’,--Don’t六 类型量包含两种没有数值的含义，不能进行算术运能进行关系运七、字符类型用单引号括起来的枚字符包括A~Z）、a~z、0~9、空八、字符串类型 组，如“integerrange”；字符串常用于程序的提示和九、时间类型范围与整数类型相同包括整数和单位两部表示系统的工作状态分为：NOTE、WARNINGERROE、FAILURE四级VHDL逻辑运算术运算关系运算连接运一、注分，不参与编二、逻辑运逻辑运算符有：NOT（取反）、（与）、OR（或）、NAND（与非）NOR（或非）和XOR（异或三、算术运主要的算术运算+（取正/加）、-（取负/减）、 四、关系运关