电工电子实验(二)_第1页
电工电子实验(二)_第2页
电工电子实验(二)_第3页
电工电子实验(二)_第4页
电工电子实验(二)_第5页
已阅读5页，还剩23页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

触发器实验的讲课课件主要授课内容：二、D触发器的应用举例三、实验内容介绍一、触发器的学习要点一、触发器的学习要点1、触发器功能：

可记忆一位二进制数。2、基本RSFF3、常用触发器：

DFF（维持—

阻塞DFF）

负边沿JKFF

基本RSFF特征方程：(重点)功能表：DFF（维持—

阻塞DFF）特征方程：（或次态方程）

Qn+1=[D]∙CP↑式中：“CP↑”表示FF状态的变化发生在CP的上升沿。功能表：二、D触发器的应用举例:例一:二分频电路(DFF处于计数状态)例二:用DFF接成2位二进制加法计数器Q1Q2例三:用DFF接成2位二进制减法计数器三、实验内容介绍3bit可控延迟电路:

设计一个3比特可控延时电路，该电路有一个时钟信号CP，一个串行输入信号F1，一个串行输出信号F2，F1和F2均与时钟信号CP同步，另有2个控制信号K2和K1。对该电路的逻辑功能要求是：1)当K2K1＝00时，F2＝F1，F2与F1无延时；2)当K2K1＝01时，F2比F1延迟一个时钟周期；3)当K2K1＝10时，F2比F1延迟两个时钟周期；4)当K2K1＝11时，F2比F1延迟三个时钟周期。3bit可控延迟电路的电路模型:①用3个DFF实现移位寄存器设计思路：移位寄存器+数据选择器②用电子开关实现1bit、2bit、3bit延迟。最终实现3bit可控延迟器：序列信号有74161的Qcc产生：对所设计的电路进行管脚编号对电路进行管脚标号：画出预测波形：思考题：1、选择题（1）触发器没有空翻（没有空翻，有空翻）；触发器可用于设计计数器和移位寄存器（锁存数据，设计计数器和移位寄存器）；触发器的触发方式边沿触发（边沿触发，电平触发）。（2）锁存器有空翻（没有空翻，有空翻）；锁存器可用于锁存数据（锁存数据，设计计数器和移位寄存器）；锁存器的触发方式电平触发（边沿触发，电平触发）。（3）CMOSFF的输入端在使用时，多余的输入端不可以悬空（不可以悬空，可以悬空）。对于与非门多余的输入端接高电平（接高电平，接地），对于或非门多余输入接地（接高电平，接地）。解：特征方程为：讨论：A=0时，翻转；A=1时，保持。2、已知触发器电路及其输入波形如下图所示，作Q端的波形。3、用DFF接成2位二进制加法计数器Q1Q24、用DFF接成2位二进制减法计数器5、用JKFF和异或门构成的异步可逆计数器。X=0：（1）二位异步二进制加法计数器；X=1：（2）二位异步减法计数器。6、用DFF和异或门构成的异步可逆计数器。X=0：（1）二位异步二进制减法计数器；X=1：（2）二位异步加法计数器。7、4bit可控延迟电路:8、5bit可控延迟电路:9、根据下图给出CP、F1和F2的波形，请设计

人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论