大三下-微机米么瑞chapter

20142014第十章 20142014 系统的10.3A/D接口电路 1AD/DA概

2014D/A转换器（DigitaltoogConverter）是一种能把数字量转换成模拟量的电子器件；A/D转换器（ogtoDigitalConverter）则相反，它能要用到A/D和D/A转换器。它们的功能及在实时控制20142014

2014要的处理后转换成数字信号，以供、传输、处口，称之为系统。2014系统框 2014 生产过程微机控制系统结2014I/O模拟I/OI/O接I/OI/O接显示显示I/O接I/O接

检测/控信号信号调输入输入传感 V/IV/I电平执行机构电平传感 功放执行机功放频率频率、其信号变I/O接信号变I/O接33模拟I/O2014输入通道:(高精度测量,1%,可分时调调理放传感

,同步采样数字Multiplexer：多路转换器（开关，（模拟）多路(电子)开关数字N,N-1）：N路入一路输出：巡回扫描/分时转Sample/Holder：捕捉后保持信号（电容Voltagereference电压基准放驱执机MUX,输出通道放驱执机MUX,1414信号调理器（SIGHNLCONDITIONING（1）A/D变换器所需的电平极性匹配，充分利用A/D精度。从传感器得到的输出信号小至毫伏级、微伏级，必须放大到足够的电平，才能精确测量。有的信号是双极性，需要进行极性转换变成单极性。信号调理器还应起阻抗变换作用，后面的负载对传感器的影响。极性、幅度20142014（2）抑制干扰，提高信噪比，特别是传感器通过（3）滤波：防止混叠现象，即对信号预先进行防20142014采样保持在A/D进行转换时间内，保持输入信号不变的电路称保持电路。A/D转换定性的影响

采样保持电路对系统的精 即采样和保持模式由数字控制输入端来选择。在采样模式中输出随输入变化，通常增益为；在保持模式中，采样保持电路的输出将保持命令样命令为止。20142014采样保持电路(S/H)/DC的模拟量发生变DC20142014采样状态：控制开关K闭合，输出跟随输入变保持状态：控制开关K断开，由保持电容Ch维持该电路的输出不运算放大器A2：典型的跟随器接法输入阻抗：高阻。保持状态（K分）下Ch放电小，保持电压不输出阻抗：小。采样保持电路的负载能力大运算放大器A1：K闭合时为跟随器。（不关心K断开的情况）输入阻抗：高阻。对输入信号的负载能力要求输出阻抗：小。采样状态时，Ch上的电压快速跟随输入变控制开关K：由接口典型的S/H电 通用：LF398、AD583K、高速：THS-0025、THS-0060、THC-0300、THC-150020142014加入S/H后，整个模/数转换过程CPU经接口电路使K闭合（启动采样）CPU经接口电路使K断开（保持）。CPU向ADC发出启动转换信号（转换或称量化）。查询A/D转换完成否，或使用中断方转换后的数在实际硬件设计中，一般第②、③步设计为用一条指令完成20144多通 系统的组2014 道 统及需各通同时 数据的系统，通常是让每个道各具有样保器与变换。20142014多通道共用采样保持与A/D20142014 介于上述两种结构形式之间是下图的形式。每一个通道都自备一只保持器，启动采样后，各通道并行地进行采样，然后由多路开关轮流选通进行/D变换。这种方式可不必考虑采样保持器的捕捉时间。2014201410.2D/AD/A转换器有并行和串行两种，在工业控制中，主要使用并行D/A转换器。D/A转换器的原理可以归纳为“按权展开，然后相加”。因此，D/A转换器内部必须要有一个网络，以实现按权值分别进行D/A转 20142014为了说明T型电阻网络的工作原理，现以四位D/转换器为例图T型电阻网络型D/A数模转换器DAC

2014R-2R梯形电阻网等效电阻

in-1=iin-1=in*2-in=V

Dn-2…..

V0=-

D=∑（2n-1

2n-2

n-2…..+

=-

Iout1+Iout2=

=-

2014201420142014数模转换器的主要技术指标1.分辨率：D/A转换器能够转换的二进制的3.转换精度：D/A转换器实际输出电压与理论值之间的误1/2（LSB）（LSB为最低有效位20142014数模转换器（一）数模转换器的结结构：数码寄存器，电子开关，电阻网络和求（二 的类内部不带锁存器（需要外加201420142014201420142014内部带锁存器（可直接与数据线连接（三）典型 ——8位数模转换器1，DAC0832的内部DAC0832功能结构

2014CPU数 基准电压输出CPU控

20142014（1）8位输入寄存器——第一级数据锁（2）8位DAC寄存器——第二级数据锁存（3）8位D/A转换器——完成数模转CS——片选信号，用 寻址ILE——允许锁存信WR1——写信号1；当LE1（内部输入锁存信号1）有效时，将数据锁存输入锁存器WR2——写信号XFER——通道控制信号，当LE2（内部输入锁存信号2）有效时，8DAC寄存器可作为数据通20142014DI7～DI0——8位数据输IOUT1——模拟电流输出1，当DI7～DI0为FFH时，IOUT1最大，当DI7～DI0为0时，IOUT1=0（最小） DGND——数字地DD×R2014单电源单电源：+5V~+15V，Vref:-10V~+10V,低功耗：20mW；分辨率：8位，线性误差0.2%(FS);NL误差0.4%(FS)建立时间1μs;温度系数20142014主要技术指标分辨率：8 转换时间线性误差02%(FSfullscalerange)功耗2，使用说二级数据锁存 数据锁存，而DAC寄存器作为数据通道（LE2总有效）。2014201420142014MOVOUT20142014 20142014有有效数模出更输入寄存器更DACDAC083220142014（3）的/1E20142014（2）AGND与模拟地，接于模拟系统的地线，如运放等；器等。模拟电运模拟地与数字地的20141，基本电路（0832采用单缓冲器方式译码

＋201420142，转换例1，将内存缓冲区BUFFER中1000个字节数据送SUB1： BX，OFFSET LOOP1：MOV CALLDELAY1ms LOOPLOOP1；20142014DELAY1ms:MOVCX,0EFFH; LOOPLOP;延迟时间=循环次数×指令20142014例2，锯齿波发生

CALL DLY1ms：MOVCX，DATA1；软件延迟程序LOOP1：NOP； 20142014例3，三角波发生器（练习20142014（五）典型DAC(二)12位高8锁

转低4高有20142014DAC1210是12位数模转换片，电流建立时间为（+5V～+15V）工作，参考电压最大±25V20mW低功 1414D/A下图给出DAC1210与IBMPC标准总线接口图。DAC占用 存器的低12位为待转换的数字量，完成一次转换输出的程序；AX右旋4；先后写入高8位和低4；启动D/A转换，AL为任014DAC1210与IBMPC接2014201410.3A/D逐次近式A/D转换器的工作原逐次近式A/D转换器是一种采用对分搜索原理来实现A/D转

20142014DAC+比较近寄存器20142014数字量由“逐次近寄存器SAR”产生。SAR使用 B(y为已确定位)试探模拟量Vx的大小。在bit6确定后，SAR以yy100000B(y为已确定位)试探模拟量的大小。重复这一过程，直道确定bit0。20142014（一）ADC的结构和主要结构：取样保持，量化，编码——②转换率（转换速度）——一次转换所需时间③分辨率——分辨最小量化信号的能力，一般用1/2N表示N为数字位数20142014 1，ADC0809的内部

：

8路模地址锁存

控制逻辑与时序三态8A/D转换器缓（逐次近型

： VREF（+）VREF（-）20142014（2）8位A/D转换器（逐次近型）——完成所选通3三态输出锁存缓冲——锁存A/D转换后；4控制逻辑与时序——控制 201420142，引脚IN0～IN7——8通道模拟输D0～D7——8位数字信号输出，可接于数据总线ALE——地址锁存信号 ALEADDCADDBADDA通道选择0×××无10001001：：：：：1111CLK——时钟信号，典型最大值20142014VREF——基准电压，一般VREF（+）接（-）接地START——转换启动信EOC——转换结束信号OE——输出允许信号，OE=1时，允许输出；OE=0止输出，D0～D7为高阻201420143，ADC0809的工作过根据所选通道编号，输入，D，D（）使START=1（正脉冲）启动A/D转换检测EOC信号是否为“1”，是则表示转换结束在EOC=1时，使OE=1将A/D转换后的数据取2014=1/EOCOEEOCIRQ申请中CH选201420144，ADC0809与系统的连接模拟信号输入：连 的IN0～IN7脚数据线D0～D7输出：可以直接连到系统总线上驱动 的因素，也经常加接缓冲器LESTRLE上升沿有效，STR状态信号EOC端的连查询：不 EOC端状态是否为中断：将EOC端接到8259的中断请求端，由低电平平跳变时产生中断请2014201420142014（三）ADC0809例，设有路外部模拟信号，现依次对它们进行果存入BUFFR内存缓冲区，每个通道转换次后结束。（1）基本电74S273CPDCPDDDDADDAADDADDD：DWR（IOW（PORT1M/IA（PORT2RD（IORIRQ（8259CLSTARTALEADC0809OEOIN：INQD“1IN20142014（2）程 ；地址 DI，OFFSET

；置通

；选择1个通

；锁存地址并产生；为下一通道作；开中20142014中断程 PUSHCX 20142014 84H～87H20142014÷÷8译码器20142014译码器8译码器8RDD720142014程序段

DI，OFFSET 82H，ALB

；输出锁存及启动；等待转换开20142014 INTESTJZDONEINAL，84H

；等待转换结2014A/D接口电路设2014A/D接口电路设DB0～DB11三态输出数据线DB0为LSB,DB11为DC数字公共端,C模拟公共端Vlogic逻辑电源,接

10VIN 模拟输入端,输入电压范围为V在单极性工作方式时为～.2014201420VIN模拟输入端,输入电压范围为20V,在单极性工作方式时REF 基准电压输出,AD574A内有基准电压电路,以供DAC的基准电压,基准电压可以被调到REFIN BIP 双极性偏