第03章 系统总线

第3章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制3.1总线的基本概念二、为什么要用总线一、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是各个部件共享的传输介质串行并行回顾计算机的构成四、总线结构的计算机举例1.面向CPU的双总线结构框图

中央处理器

CPUI/O总线M总线3.1主存

I/O接口

I/O

设备1

I/O

设备2……I/O接口I/O接口

I/O

设备n单总线（系统总线）2.单总线结构框图3.1

CPU

主存

I/O接口

I/O

设备1

I/O

设备2

I/O接口…

I/O

设备n

I/O接口…3.以存储器为中心的双总线结构框图系统总线

主存

CPU

I/O接口

I/O

设备1…

I/O

设备n

I/O接口…存储总线3.13.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信3.3总线特性及性能指标一、总线物理实现CPU插板主存插板I/O插板BUS主板1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性尺寸、形状、管脚数

及

排列顺序传输方向和有效的电平范围每根传输线的功能信号的时序关系3.3地址数据控制三、总线的性能指标1.总线宽度2.标准传输率3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标数据线的根数每秒传输的最大字节数（MBps）同步、不同步地址线与数据线复用地址线、数据线和控制线的总和负载能力并发、自动、仲裁、逻辑、计数3.3模块系统ISAEISAVESA(LV-BUS)PCIAGPRS-232USB总线标准四、总线标准系统模块标准界面3.3总线标准数据线总线时钟带宽ISA168MHz（独立）16MBpsEISA328MHz（独立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（独立）64MHz（独立）132MBps528MBpsAGP3266.7MHz（独立）133MHz（独立）266MBps533MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)四、总线标准3.33.4总线结构一、单总线结构单总线（系统总线）

CPU

主存

I/O接口

I/O

设备1

I/O

设备2

I/O接口…

I/O

设备n

I/O接口…1.双总线结构具有特殊功能的处理器，由通道对I/O统一管理通道

I/O接口设备n

……

I/O接口设备0

CPU主存主存总线I/O总线二、多总线结构3.42.三总线结构主存总线DMA总线I/O总线CPU

主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.43.三总线结构的又一形式3.4串行接口局域网系统总线CPUCache局部总线扩展总线接口扩展总线ModemSCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥3.41.传统微型机总线结构三、总线结构举例3.4存储器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位数据通路标准总线控制器33MHz的32位数据通路系统总线多媒体高速局域网高性能图形CPU……Modem2.VL-BUS局部总线结构33MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器

SCSIⅡ控制器VLBUS……Modem3.43.PCI总线结构CPU多媒体PCI桥高速局域网高性能图形图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISA、EISA标准总线控制器

SCSIⅡ

控制器存储器Modem3.44.多层PCI总线结构PCI总线2存储器桥0桥4

PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线

标准总线CPU3.43.5总线控制一、总线判优控制总线判优控制分布式集中式主设备(模块)对总线有控制权从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

－总线忙BR－总线请求BG－总线同意3.5I/O接口1优点是结构简单、易于扩展；缺点是优先级固定，链式线路故障会损害系统运行质量。

0BS

－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口1计数器设备地址

13.5排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求3.5独立请求方式，可以采用多种仲裁策略，优先级灵活、响应速度快、结构复杂。5.分布式仲裁：（1）各主模块有自己的仲裁号和仲裁逻辑。（2）以优先级仲裁策略为基础。（3）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。3.5二、总线通信控制1.目的2.总线传输周期主模块申请，总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤消有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题3.5由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信

半同步通信

分离式通信

3.总线通信的四种方式采用应答方式

，没有公共时钟标准同步、异步结合3.5

读命令(1)同步式数据输入T1总线传输周期T2T3T4

时钟

地址数据3.5数据(2)同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令3.5不互锁半互锁全互锁(3)异步通信主设备从设备请求回答3.5比较同步通信和异步通信同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。(4)半同步通信同步发送方用系统时钟前沿发信号

接收方用系统时钟后沿判断、识别（同步、异步结合）异步允许不同速度的模块和谐工作

增加一条“等待”响应信号WAIT3.5以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw

当为低电平时，等待一个TWAITTw

当为低电平时，等待一个TWAIT3.5

读

命令WAIT

地址

数据

时钟总线传输周期T1T2TWTWT3T4(4)半同步通信（同步、异步结合）3.5上述三种通信的共同点一个总线传输周期（以输入数据为例）主模块发地址、命令从模块准备数据从模块向主模块发数据总线空闲占用总线不占用总线占用总线3.5(5)分离式通信充分挖掘系统总线每个瞬间的潜力主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期2主模块3.51.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲3.5计算机总线概述总线周期以及相关概念总线周期：通过总线完成一次内存读写操作或者完成一次I/O设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成地址时间：CPU向内存或IO设备送出地址信息到地址总线数据时间：CPU完成数据读写周期类型：一般分为内存读周期、内存写周期、I/O读周期、I/O写周期四种类型总线的等待状态：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。它影响系统的运行效率，降低系统的性能。信息传送寻址数据线地址线总线占用期间地址数据单周期数据传输方式寻址数据n地址数据3数据1数据2数据线地址线...信息传送总线占用期间无效猝发数据传输方式计算机总线概述正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。（单周期数据传输方式）Burst总线周期：数据传输由一次地址时间和多次数据时间组成，即给出一次地址信息，连续传送多个数据。（猝发数据传输方式）计算机总线的结构几种常用的标准总线ISA（IndustrialStandardArchitecture）总线：工业标准结构总线，8位（后来16位）数据线，20位（后来24位）地址线，工作频率8.33MHz。EISA（ExtendedIndustrialStandardArchitecture）总线：扩展工业标准结构总线，16或32位数据线，32位地址线，工作频率8.33MHz，支持Burst方式传输数据。VESA（VideoElectronicsStandardAssociation）总线：32位局部总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准，各厂家产品兼容性差，针对80486。PCI（PeripheralComponentInterface）总线：外围部件互连总线（局部总线），V1.0支持33MHz工作频率，32位地址和数据线互用；V2.1支持66MHz工作主频，64位地址和数据线互用。ISA插槽PCI插槽AGP插槽北桥芯片组南桥芯片组内存插槽CPU插槽IDE接口软驱接口并口连接器串口连接器ROMBIOS鼠标键盘USB接口主板电源插座PC机的结构一个具有双向传输功能的总线逻辑图。在总线的两端分别配置三态门，就可以使总线具有双向传输功能。ISA

IndustrialStandaradArchitecture的缩写，即“标准工业总线”。ISA的特点是：1、不支持总线仲裁，不能支持多个总线主设备系统；2、数据传输必须经过CPU或DMA3、时钟频率8MHz、最大数据传输率16MBps。3、数据线16位，地址线24位。EISA

ExtendedIndustrialStandaradArchitecture的缩写，即“扩充工业总线”EISA的特点是：1、与ISA可以完全兼容；2、从CPU中分离出了中线控制权，支持多个总线主设备以突发形式传输3、时钟频率8MHz、最大数据传输率33MBps。3、数据线32位，地址线32位。VESA（VL-BUS

）

VideoElectronicStandardAssociation的缩写，是由视频电子标准协会提出的局部总线标准，又称VL-BUS。VL-BUS技术的两个核心内容是：1、使用频率33MHz，数据线32位i，可扩展到64位，最大数据传输率133MBps。2、可将高速外设直接挂在CPU上，实现CPU与外设之间的高速数据交换。PCI

PeripheralComponentInterconnect的缩写，即“外围部件互联”，多家公司制定。PCI技术的主要特点是：1.高性能：自己提供总线时钟，支持突发形式2.良好的兼容性：与前面的总线兼容3.支持即插即用和多主设备4.具有与处理器和存储器完全并行能力，并提供地址奇偶校验功能。5.扩充性、兼容性好，并采用多路复用技术，减少引脚数量。AGP

AcceleratedGraphicsPort的缩写，即“加