第六章(时序逻辑电路)

第6章时序逻辑电路

学习要点时序逻辑电路结构特点时序逻辑电路的分析方法以及功能表示常用的中规模集成芯片的功能以及应用时序逻辑电路的设计方法

6.1概述

一.时序电路的特点

组合逻辑电路:任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；

时序逻辑电路:任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。它是由门电路和记忆元件（或反馈支路）共同构成的。

时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，控制存储电路状态的转移。二.时序逻辑电路的结构框图说明：X(x1……xn)为输入信号；

Z(z1……..zn)为输出信号；存储电路的输入信号Y(y1……..yn)；存储电路的输出信号

Q(q1….qn)三.描述方式输出方程：驱动方程（或激励方程）：状态方程：时序逻辑电路某时刻的输出Zn决定于该时刻的外部输入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1同样决定于Xn和Qn。时序逻辑电路的工作过程实质上就是在不同的输入条件下，内部状态不断更新的过程。四.时序电路的分类同步二进制加法计数器时序电路按触发脉冲输入方式的不同分为同步时序电路和异步时序电路。同步时序电路：各触发器状态的变化受同一个时钟脉冲控制。

异步二进制加法计数器异步时序电路:各触发器状态的变化不受同一个时钟脉冲控制。时序电路按输出信号的特点，分为米里（Mealy）型和摩尔(Moore)型时序电路两种。

米里型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。摩尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

6.2时序逻辑电路的分析6.2.1分析步骤

①根据逻辑图写出时序电路的输出方程和各触发器的激励方程。

②根据已求出的激励方程和所用触发器的特征方程，获得时序电路的状态方程。

③根据时序电路的状态方程和输出方程，建立状态转移表，进而画出状态图和波形图。

④分析电路的逻辑功能,检查自启动.电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235时序电路的分析步骤：计算4例1时钟方程：输出方程：输出仅与电路现态有关，为摩尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写方程式2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表000001010011100101110111001011101111000010100110000011004画状态图、时序图状态图5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用循环相邻码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。

不能自启动。例2输出方程：输出与输入有关，为米里型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电路功能由状态图可以看出，当输入X

＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图一、数码寄存器（存放二进制数码的电路）（用四块D触发器构成）若输入：100100001、电路结构存入：10012、工作原理存数指令CPQ0Q1Q2Q3D0D1D2D31DR1DR1DR1DRRD6.2.2寄存器、移位寄存器二、单向移位寄存器1、左移位电路组成（从Q3

向Q0移)Q0端是串行输出端；DIL是左移数据输入端；1DC1FFDQ31DC1FFCQ21DC1FFBQ11DC1FFAQ0CPDILQ0Q1Q2Q3端是并行输出端。时钟方程：驱动方程：状态方程：2、工作过程例如：要移入D0D1D2D3左移状态表Q0Q1Q2Q3DILCP顺序XXXD0

XXD0

D1XD0

D1

D2D0

D1

D2D3

4个CP过后，D0D1D2D3移入D01D12D23D341DC1FFDQ31DC1FFCQ21DC1FFBQ11DC1FFAQ0CPDIL单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。M=0时右移M=1时左移三、双向移位寄存器四、应用(1)串并转换(2)节拍延迟(3)其它五、集成移位寄存器74LS195/194功能表：RDS1S0

工作状态

0xx清零

100保持

101右移(向Q3移)111并行输入110左移(向Q0移)101111111111111234问题：4个CP后，为什么向右移入了4个1?向右移举例：1要想只将一个1右移，操作过程见上：1

01

001

00010Q0Q1Q2Q3CPS1S074LS194RDD0D1D2D3DIRDIL1234VCD6.2.3同步计数器计数器同步异步二进制十进制任意进制二进制十进制任意进制加法，减法，可逆加法，减法，可逆加法计数器：随cp的输入，电路递增计数减法计数器：随cp的输入，电路递减计数可逆计数器：随cp的输入，电路可增可减计数在数字电路中，能够记忆输入脉冲个数的电路称为计数器。(一)同步二进制计数器1、同步二进制加法计数器CPT0=1Q0T1Q1T2Q2CQ3T3&&C11NC11NC11NC11N&T0=1；T1=Q0n；T2=Q1nQ0n；T3=Q2nQ1nQ0nC=Q3nQ2nQ1nQ0n(2)

驱动方程(1)输出方程（四块T触发器组成）已知：T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0(3)时序波形图Q0tQ1tQ2tQ3t12345678910111213141516CPtCt(4)状态转换情况（在波形图上读）000000010010001101001110111110000表6-2-6二进制加法计数器状态表

(5)分析功能这是十六进制计数器(也是四位二进制加法计数器)Q1、Q2、Q3端分别为四分频、八分频和十六分频端。Q0端为二分频端。则，Q0端输出脉冲的频率为1/2f

若CP的频率为f

计数器的另一个作用是分频：同理：时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。2、二进制加法计数规律以及电路连接规律推广到n位二进制同步加法计数器驱动方程输出方程时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。3、二进制减法计数规律以及电路连接规律电路图由于没有无效状态，电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程3位二进制同步可逆计数器设用U/D表示加减控制信号，且U/D＝0时作加计数，U/D＝1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。输出方程电路图(二)同步二--十进制加法计数器（1）驱动方程：将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（2）状态方程：

JK触发器的特性方程：（3）状态表设初态为Q3Q2Q1Q0=0000（4）状态图及时序图（5）检查电路能否自启动

该计数器能够自启动。由于电路中有4个触发器，它们的状态组合共有16种。在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。1、集成四位二进制加法计数器74LS161Q3Q2Q1Q0COCPCTTCTP74LS161CRLDD3D2D1D0逻辑符号CP：时钟输入端CTT、CTP：功能转换端CO：进位输出端CR：复位端LD：预置数的控制端D3D2D1D0：预置数的输入端(三)集成同步计数器CT54161/CT74161(CT54160/CT74160)功能表10000RD端LD端功能的区别：0Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0XXXX01Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0XXXXXXXX0例如：001100112、四位二进制可逆计数器74LS191逻辑符号3、

同步十进制计数器集成同步十进制加法计数器有74LS160。电路框图、功能表和74LS161相同，但输出只有0000~1001十个稳定状态。集成同步十进制可逆计数器有74LS190。

电路框图、功能表和74LS191相同。功能表1X1X保持0XX预置数010加法计数011减法计数CPCTLDU/D工作状态XQ3Q2Q1Q0CP74LS191LDD3D2D1D0U/DCT进位输出函数C=Q3Q0状态转换图见下页74LS160的状态转换图（Q3Q2Q1Q0

）0000000100100011010001010110011110001001101010111110111111001101C=Q3Q0=1三片74161构成12位二进制加法计数器tpdtpd6.2.4、异步计数器1、异步二进制计数器构成（以三位为例）时序图计数状态（在时序图上读）1JC11K1JC11K1JC11K1FF0FF1FF2CP0CP1CP2Q0Q1Q20CP0t0Q0t0Q1t0Q2t12345678(CP1)(CP2)tpdCP2=Q1

（当FF1的Q1由1→0时，Q2才可能改变状态。）时钟方程：

CP0=CP

（时钟脉冲源的下降沿触发。）CP1=Q0

（当FF0的Q0由1→0时，Q1才可能改变状态。)CP3=Q0

（当FF0的Q0由1→0时，Q3才可能改变状态)2、异步十进制计数器驱动方程：次态方程：

状态转换表设初态为Q3Q2Q1Q0=0000功能说明（表1）3、异步二——五——十进制计数74LS290CP输入端进制输出状态分频端CP0Q0二0、1Q0为二分频端CP1Q3Q2Q1五000~100Q3为五分频端CP0Q3Q2Q1Q0十0000~1001Q3为十分频端且Q0与CP1相连输出端&S91S92&R01R02CP1CP0Q0Q1Q2Q3S1JC11KR≥11JC11KR≥11JC11KR&FF0FF1FF2FF3S1JC11KR功能说明异步置0端RO1RO2异步置9端S91S92功能说明11X01101置00X11X011置90000计数（表2）逻辑符号CP0CP1Q3Q2Q1Q0R01R02S92S9174LS290用作十进制时的连线CP0CP1Q3Q2Q1Q0R01R02S92S9174LS290VCD6.3时序逻辑电路设计

6.3.1同步时序逻辑电路设计的一般步骤：1、逻辑抽象：得出电路的状态转换图或状态转换表2、状态分配,选定触发器3、求出电路的状态方程、驱动方程和输出方程。5、根据驱动方程和输出方程画出逻辑图4、检查电路能否自启动。例：设计一个串行数据检测器，对它的要求是，连续输入4个1时，电路输出1，其它输入情况下，电路输出0。1、进行逻辑抽象令输入变量为X，输入后的状态为S：输入X状态S没有输入1以前输入一个1连续输入两个1S2连续输入三个1S3S0S12、给状态编码1）确定触发器的位数2）编码给状态编码，将逻辑功能问题转化为时序问题再通过设计时序电路，实现所需逻辑功能可选：两位触发器的输出Q1Q0有00、01、10、11四种状态，000111S0（编码）（状态）S1S2代表：由于状态数M=4，所以,用两位触发器。10S34、分解卡诺图，写状态方程Q1n+1=XQ1+XQ03、填次态/输出卡诺图Q0n+1=XQ1Y=XQ1Q000/000/000/000/001/0

11/010/010/100011110XQ1Q0010000011100011110Q1Q0Q1n+1X010000110000011110Q1Q0Q0n+1X010000000100011110Q1Q0XY01Sn+1/y卡诺图5、确定触发器类型，写驱动方程和输出方程。用D触发器，则状态方程为：Q1n+1=XQ1+XQ0驱动方程：D1=XQ1+XQ0

D0=XQ1

输出方程：Y=XQ1Q06、根据驱动方程和输出方程画逻辑图Q0n+1=XQ1Q1Q0&YCP11DC1≥11DC1&Xnnnnnnnn&&00011011Q1Q0X/Y1/00/01/01/11/00/00/00/07、电路的状态转换图VCD6.3.2同步计数器的设计要求：1）用小规模集成电路（触发器和门电路）设计。2）计数器应能自启动3）电路应力求简单例:设计一个七进制计数器，要求它的状态转换图如下001100010101011111110Q1Q2Q3/C/0/0/0/0/0/0/1循环输出m1

、m4、m2、m5、m6、m7、m3、七个状态。

1、填总的次态/输出卡诺图XXX/X100/0001/1101/0010/0110/0

011/0111/02、分解卡诺图X1010101X000

1111X011

0011解：循环输出m1

、m4、m2、m5、m6、m7、m3、00011110Q2Q3Q10100011110Q1Q2Q3Q2n+10100011110Q1Q2Q3Q1n+10100011110Q1Q2Q3Q3n+101X010

000000011110Q1Q2Q3C01Q1Q2Q3/CC=1如果按常规合并最小项，则：如果将XXX定义为有效循环中的任意一个状态，例如将XXX定义为010，电路将能自启动。3、为了自启动，合理确定无关项的次态因为它表明000的次态仍为000。电路将不能自启动。此时，最小项的合并如图。X1010101X000

1111X011

001100011110Q1Q2Q3Q2n+10100011110Q1Q2Q3Q1n+10100011110Q1Q2Q3Q3n+101X010

000000011110Q1Q2Q3C014、写状态方程和输出方程Q1n+1=Q2Q3Q3n+1=Q2Q2n+1=Q1+Q2Q35、确定触发器的类型，写驱动方程若用JK触发器组成这个电路，就将状态方程化成JK触发器特性方程的标准形式：Q2n+1=Q1(Q2+Q2)+Q2Q3=(Q1+Q3)Q2+Q1Q2Q3n+1=Q2(Q3+Q3)=Q2Q3+Q2Q3J1=Q2Q3；K1=Q2Q3J2=Q1Q3；K2=Q1J3=Q2；K3=Q2Qn+1=JQn+KQnQ1n+1=Q2Q3(Q1+Q1)=(Q2Q3)Q1

+(Q2Q3)Q1驱动方程C=Q1Q2Q36、根据驱动方程和输出方程画逻辑图7、画状态转换图000Q1Q2Q3/C001100010101011111110/0/0/0/0/0/0/1&Q3Q21JC11K1JC11K1JC11K&CCP=11Qn+1=DQ1n+1=Q2Q3Q3n+1=Q2Q2n+1=Q1+Q2Q3驱动方程为则,D1=Q2⊕Q3D2=Q1+Q2Q3D3=Q2根据驱动方程和输出方程画逻辑图。已知状态方程若用D触发器组成这个电路:将状态方程化成D触发器特性方程的标准形式：=1Q1Q2Q3≥1CP1DC11DC11DC16.3.3异步时序逻辑电路的设计方法异步时序电路的设计要求出各触发器的时钟方程。（1）根据设计要求，列出原始状态转移图;（2）进行状态编码后，列出状态转换表;（3）选择各触发器的时钟方程，即为各触发器选择时钟信号。为触发器选择时钟信号的原则是：①触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。②触发器状态不需翻转时，“多余的”时钟信号越少越好。（4）求状态方程和输出方程,检查自启动;注意:无时钟脉冲时,电路的状态做约束项处理.(5)选择触发器,求驱动方程;（6）画逻辑图。6.3.4中规模计数器设计1.复位法（1）异步清零法:异步清零法适用于具有异步清零端的集成计数器。（一）M<N的情况

利用第M+1个状态译码，使RD=0，电路输出M个稳定状态，不等下一个CP脉冲到来，电路立即回到0000状态。第M+1个状态为暂态，不等稳定，就已消失。例1：试用74LS160构成六进制计数器，用清零法。状态转换表

连线图RD=0状态转换图（Q3Q2Q1Q0

/Y）进位输出CPQ3Q2Q1Q0Y0000001000102001003001104010005010116011000000000000100100011010001010110011110001001/0/0/0/0/0/1&Y1Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0101010111110111111001101Y000011或者&例：用4位二进制同步计数器74LS161实现模10计数分频时序图（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。2.置位法

（1）异步预置数法

异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。（2）同步预置数法同步预置数法适用于具有同步预置端的集成计器。例：用集成计数器74160和与非门组成的7进制计数器。例1试用两片74LS160构成百进制计数器。2、连接方式与特点1）同步CP方式。2）用低位的进位信号控制高位的功能转换端，高位仅在EP=ET=C1=1的时间内计数。3、进制MM=10×10=100高位的C端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输出10个稳定状态：（二）M>N

的情况（用多片N进制计数器组合构成）1、连接线路Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0CP1Y（1）（2）例2试用两片74LS160构成百进制计数器。2、连接方式与特点1）异步CP方式。低位的进位信号是高位的时钟。2）两片的EP、ET恒为1，都处于计数状态。3、进制MM=10×10=100高位的C端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输出10个稳定状态：1、连接线路为何用非门？Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0CP1Y（1）（2）Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D01例：

用74160组成48进制计数器。将两芯片采用同步级联方式连接成100进制计数器，

然后再用异步清零法组成了48进制计数器。例：

用74160组成853进制计数器。将三芯片采用同步级联方式连接成1000进制计数器，

然后再用异步清零法组成了853进制计数器。(三)移位寄存器型计数器一般结构：1DC1FF1Q11DC1FF2Q21DC1FF3Q31DC1FF4Q4反馈逻辑电路D1CP反馈函数：D1=F（Q1，Q2，…

Qn）反馈函数不同，电路循环输出的状态也就不同。（一）环形计数器1、电路结构2、反馈函数D1=Qn

1DC1FF1Q11DC1FF2Q21DC1FF3Q31DC1FF4Q4D1CP3、状态转换图0000111110100101(a)(b)(c)(d)(e)(Q1Q2Q3Q4)若取(a)为有效循环，则(b)——

(e)就为无效循环。(a)的循环长度