fpga1可编程器件概述课件

FPGA设计基础可编程逻辑器件概述FPGA基本概念FPGA是FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件（PLD）的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的。图1.1ASIC的分类第一个在可编程逻辑器件中用到的技术是熔丝链技术。出厂时的元件之间是通过熔丝连接的，如图所示。图中所示的熔丝类似日常生活中所用的保险丝，当电流非常大时，熔丝便熔断。当熔丝熔断后，与熔丝相连接的输入被断开，由于上拉电阻的作用，输入端的逻辑值为逻辑高电平。2、反熔丝技术

反熔丝与熔丝技术相反，它在施加电压之前是断开的，而在施加了电压后形成导体。下图说明了反熔丝电路的形成。特点：体积小，集成度高，速度高，易加密，抗干扰，耐高温、只能一次编程，在设计初期阶段不灵活3、EPROM技术

Intel公司在1971年首次开发了可擦除可编程的只读存储器EPROM这种器件是通过施加高压信号进行编程，将器件置于紫外线，就可以擦除其内容。WLBLVDDM5M6M4M1M2M3BLQQ6管SRAMDRAMPLD出现的背景采用中小规模器件的局限：电路板面积很大，芯片数量很多，功耗大，可靠性低－－提高芯片的集成度。设计比较困难－－能方便地发现设计错误。电路修改很麻烦－－提供方便的修改手段。可编程逻辑器件的基本结构简单PLD的结构简单PLD的基本结构图1.3PROM阵列结构图图1.4PLA阵列结构图图1.5PAL（GAL）的阵列结构图

虽然SPLD有结构简单、设计灵活、对开发软件的要求低等优点，但规模小，难以实现复杂的逻辑功能。随着技术的不断进步，复杂可编程逻辑器件得到了快速的发展。

种类：ＥＰＬＤ／ＣＰＬＤ；ＦＰＧＡ；特点：高密度，高速度，低功耗；

复杂可编程PLDEPLD和CPLD的基本结构：随着可编程逻辑器件应用的日益广泛，许多IC制造厂家涉足PLD/FPGA领域。目前世界上有十几家生产CPLD/FPGA的公司。虽然这些公司的产品都有自己的特点，但总体结构大致相同。EPLD和CPLD器件包含三种主要资源：IOB、宏单元和互联矩阵（PIA）EPLD和CPLD的基本结构

图1.６MAX7000A器件基本结构图1.7MAX7000A的宏单元宏单元的三大组成部分可编程触发器乘积项结构的逻辑实现原理下面我们以一个简单的电路为例,具体说明CPLD是如何利用以上结构实现逻辑的，电路如下图：

图1.8假设组合逻辑的输出(AND3的输出)为f，则f=(A+B)*C*(!D)=A*C*!D+B*C*!D。

PLD将以下面的方式来实现组合逻辑f:图1.9I/O控制块

是内部信号到I/O引脚的接口部分，它的功能是：用合适的电平把内部的信号驱动到外部的引脚上。通过全局使能信号可以把I/O引脚配置为输入、输出和双向工作方式。FPGA的基本结构图1.10FPGA的基本结构内部结构由三个部分组成：可编程逻辑块（CLB）可编程输入输出模块（IOB）可编程内部互连资源（PIR）可编程逻辑块（CLB）CLB（ConfigurableLogicBlock）是FPGA的主要组成部分，是实现逻辑函数功能的基本单元。

不同厂家称谓不同，Altera称之为“逻辑阵列块”LAB，Xilinx称之谓“可配置逻辑块”CLB。结构组成上略有不同，但原理概念上是一样的。

基本的CLB有三种：基于查找表（LUT）结构的、基于多路开关结构和多极与非门结构。但现在市场上的FPGA都是基于查找表结构的。LAB由8个LE和局部互连资源组成LAB为8个LE提供4个控制信号（2CLK，2CLR/SET）LAB还含有“进位输入/输出”和“级连输入/输出”8个LE的输出可以同时送到行互连线、列互连线和LAB局部互连。alteraLAB的内部结构alteraFLEX/ACEXLAB的内部结构LE的构成：4输入LUT、FF、MUX、进位链和级联链进位链和级连链进位链提供LE之间超速进位功能(<0.2ns)，低位进位信号通过进位链进位到高位。用于高速计数器、加法器、比较器等。级连链相邻的LUT通过级连链串连起来，组合实现更多输入的复杂逻辑功能（每增加一个LE，函数功能可增加4个有效的输入）。进位链/级连链的使用都由系统工具自动选用。可编程的互连资源PIR用于实现FPGA内部CLB之间以及CLB与IOB的可编程连接。PIR包括各种长度的金属连线线段和可编程连接开关。片内连线按相对长度分为：单长度线、双长度线和长线。可配置I/O模块（IOB）和CPLD一样，用作为芯片内部逻辑与外引脚的接口，每个IOB对应一个引脚，可单独配置成输入/输出或双向属性。CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable编程存储内部EEPROMSRAM，