chapter3part2集成电路物理结构课件_第1页
chapter3part2集成电路物理结构课件_第2页
chapter3part2集成电路物理结构课件_第3页
chapter3part2集成电路物理结构课件_第4页
chapter3part2集成电路物理结构课件_第5页
已阅读5页,还剩111页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

CMOS集成电路版图--概念、方法与工具第3章版图设计2023/2/61第三章版图设计3.13.23.33.43.53.6CMOSVLSI制造工艺简介晶体管版图简介分层和连接工艺设计规则纵向连接图通用设计步骤2023/2/623.2分层和连接导体扩散区金属层多晶层阱层隔离层:避免电气节点间产生“短路”接触孔和通孔注入层结合使用四种类型的层就可以创建晶体管、电阻、电容以及互连。2023/2/633.2.1多边形多边形主要用于覆盖无法用简单矩形覆盖的区域,如单元边界、晶体管、n阱、接触、扩散区及晶体管栅极。2023/2/653.2.1多边形多边形的优势圈起形状奇特的区域易于绘制、增加、减少、拼接多边形的缺点不易修改数据存储量大2023/2/663.2.2线形由起点、终点、中间顶点及宽度值定义的一种几何形状。主要用于连接器件,传送信号通常采用“曼哈顿”几何形状,即所有的转角都是90o2023/2/673.3晶体管版图简介PMOS晶体管2023/2/693.3晶体管版图简介2023/2/6103.3晶体管版图简介NMOS晶体管2023/2/6113.3.1衬底连接反相器衬底连接的截面图2023/2/6133.3.1衬底连接显示衬底连接的晶圆截面图目前多数硅晶圆是P型的衬底连接:N阱中N型;P衬上P型;2023/2/6143.3.2导体和接触孔导体层1PNM接触孔和通孔ContactVia隔离物层叠式通孔 2023/2/6153.3.3FET阵列设计三个串联的nFET(有2个n+区被共享)电路图表面视图2023/2/6173.3.3FET阵列设计两个并联的nFET方案1:有1个n+区被共享,有源区面积较小,但互连线较长原理图的画法最好与版图相对应电路图表面视图2023/2/6183.3.3FET阵列设计方案2:n+区全部被分开,有源区面积较大,但互连线较短电路图表面视图2023/2/6193.3.3FET阵列设计反相器:方案22023/2/6213.3.3FET阵列设计物理设计的目标之一:整个芯片面积最小两个独立非门相邻共享电源、共享地TwoNOTgatesthatsharepowersupplyandground.2023/2/622两个反相器串联共享电源、地、源、漏3.3.3FET阵列设计2023/2/6233.3.3FET阵列设计NAND2layout2023/2/6253.3.3FET阵列设计NOR2gatedesign2023/2/626NAND2-NOR2LayoutComparison2023/2/6273.3.3FET阵列设计NOR3/NAND32023/2/6293.3.3FET阵列设计2023/2/6303.3.3FET阵列设计2023/2/6313.3.3FET阵列设计实例1和2的对比逻辑对偶版图对称2023/2/632Ageneral4-inputAOIgate3.3.3FET阵列设计2023/2/6333.3.3FET阵列设计2023/2/6343.3.3FET阵列设计2023/2/6353.3.4FET阵列设计基本规则图形和阵列尽量规则,避免采用多边形,以便得到最大的密度n+、p+和栅能共享则共享电源、地线一般采用水平方向的金属线,置于布局布线区的上、下方2023/2/6363.3.4FET阵列设计基本规则棍棒图(stickdiagram):用不同的颜色代表不同的工艺层,布线为有色线条且服从构成芯片的规则。PolyN-WellMetal2ActiveMetal1Contact/Via×2023/2/6373.3.4FET阵列设计基本规则2023/2/6383.3.4FET阵列设计基本规则2023/2/6393.3.4FET阵列设计基本规则2023/2/6403.3.4FET阵列设计基本规则2023/2/6413.3.4FET阵列设计Basicsticklayoutdiagram2023/2/6423.3.4StickDiagramExample2023/2/6433.4设计规则设计规则是指进行版图设计时必须遵守的一系列准则,包括最小尺寸、线间距离以及其他几何量的数值,这些数值则是根据工艺线的极限制定的。设计规则体现了制造工艺的物理限制。制定设计规则(进行DRC)是为了保证电路可被可靠制造。宽度规则间距规则交叠规则规则的定义形式拓扑设计规则(绝对值)λ设计规则(相对值)2023/2/6443.4工艺设计规则版图设计中的基本概念DRC:DesignRuleCheck设计规则检查ERC:ElectricalRuleCheck电气规则检查LVS:LayoutversusSchematic版图与电路图对照2023/2/6453.4.1宽度规则宽度规则MinimumwidthExactwidth2023/2/6463.4.1宽度规则宽度规则2023/2/6473.4.2间距规则间距规则(spacerule)指两个多边形之间的最小距离。用来避免在两个多边形之间形成短路。节距(pitch),由宽度规则和间距规则共同定义。间距(space):边到边的距离——版图设计人员节距(pitch):两条边中心线之间的距离——制造业人员2023/2/6483.4.2间距规则由于违反多晶硅与接触孔之间的间距规则而造成的短路现象。2023/2/6493.4.3交叠规则交叠规则(overlaprule)定义了一个多边形与另一个多边形之间相交叠或相包裹的最小尺寸限制。交叠规则用以确保电路的连接关系不因制造工艺的细微偏差而遭破坏。可能开路2023/2/6503.4.3交叠规则可能无法制造或短路2023/2/651常见工艺误差两层掩模未对准→相邻工艺层短路或开路灰尘→工艺层有效宽度减少横向扩散→沟道有效长度缩短表面凹凸不平→互连线有效厚度减少2023/2/652违背设计规则带来的问题若两层掩模未对准会产生问题。如金属塞图形与n+区未对准会导致n+有源区与p衬底之间发生短路2023/2/653违背设计规则带来的问题不符合设计规则→源、漏短路2023/2/654违背设计规则带来的问题不符合设计规则→有源区接触不良2023/2/655基本结构的版图基本的掩膜工序为:从p型衬底开始n阱(nWell)有源区(Active)多晶(Poly)p选择(pSelect)n选择(nSelect)有源区接触(Activecontact)多晶接触(Polycontact)金属1(Metal1)通孔(Via)金属2(Metal2)覆盖玻璃(Overglass)各层可以按任何次序绘制}掺杂区}MOSFET2023/2/656设计规则2023/2/657设计规则2023/2/658n阱在n阱中制造pFET用于制造pFET的n阱接VDDn阱n阱=n阱掩膜图形的最小宽度=相邻n阱的边到边的最小间距相邻阱合并2023/2/659n阱2023/2/660有源区有源区器件建立在有源区上,除去FOX(场氧,用于器件电隔离)的区域是有源区。Active=一个有源区的最小宽度=有源区掩膜边到边的最小间距FOX=NOT(Active)FOX+Active=Surface2023/2/661掺杂硅区n+和p+区,也称为ndiff和pdiff。过去工艺采用扩散技术,存在垂直边缘扩散问题,现代技术是离子注入。n+={nSelect掩模}∩(Active掩模}=一个有源区的最小宽度=有源区至nSelect间的最小间距2023/2/662掺杂硅区形成p+区是由pSelect掩模定义的离子注入实现的。p+={pSelect}∩{Active}∩{nWell}=有源区至pSelect间的最小间距=nSelect至nWell间的最小间距2023/2/663有源区2023/2/664POLY多晶POLY跨越n+或p+时,形成MOSFET;POLY在离子注入前淀积,阻止掺杂剂离子注入到硅中,有自对准作用。对多晶的基本设计规则=多晶的最小宽度=多晶到多晶的最小间距nFET结构2023/2/665POLYL==多晶的最小宽度=多晶离开有源区的最小露头nFET中心区={nSelect}∩{Active}∩{Poly}nFET掩膜n+={nSelect掩模}∩(Active掩模}∩{NOT(Poly)}2023/2/666POLYpFET中心区={pSelect}∩{Active}∩{Poly}∩{nWell}pFET结构pFET掩膜p+={pSelect}∩{Active}∩{nWell}∩{Not(Poly)}2023/2/667POLY=从多晶至有源区接触的最小间距=从有源区到多晶的最小间距2023/2/668POLY2023/2/669POLY2023/2/670POLY2023/2/671有源区接触contact只有Metal1能够连接n+和p+。contact尺寸固定,由工艺决定。=有源区和有源区之间的最小间距=接触垂直方向的尺寸=接触水平方向的尺寸2023/2/672多晶接触=多晶接触的尺寸=多晶接触到金属1的最小间距2023/2/673contact2023/2/674金属1Metal1用于连接衬底、阱、n+、p+、POLY、Metal2=金属1至有源区接触的最小间距=金属1的最小线宽金属1之间还有一个规则规定相邻金属线的最小间距2023/2/675金属12023/2/676通孔和多层金属=通孔的尺寸=在通孔和金属1之间的最小间距=金属2的最小宽度=在通孔和金属2之间的最小间距=相邻金属线的最小间距2023/2/677通孔2023/2/678PAD2023/2/679实验所采用的设计规则2023/2/680实验所采用的设计规则规则描述规则类型lambda1.1WellMinimumWidthMinwidth101.2WelltoWell(DifferentPotential)SpacingNocheck1.3WelltoWell(SamePotential)SpacingSpacing6表1:采用的阱(Well)规则2023/2/681实验所采用的设计规则表2:有源区(Active)规则规则描述规则类型lambda2.1ActiveMinimumWidthMinwidth32.2ActivetoActiveSpacingSpacing32.3aSource/DrainActivetoWellEdgeSurround52.3bSource/DrainActivetoWellSpaceSpacing52.4aWellContact(Active)toWellEdgeSurround32.4bSubsContact(Active)toWellSpacingSpacing32023/2/682实验所采用的设计规则表3:多晶硅(Poly)规则规则描述规则类型lambda3.1PolyMinimumWidthMinwidth23.2PolytoPolySpacingSpacing23.3GateExtensionoutofActiveExtension23.4/4.1Source/DrainWidthExtension33.5PolytoActiveSpacingSpacing12023/2/683实验所采用的设计规则规则描述规则类型Lambda7.1aMetal1MinimumWidthMinwidth37.1bTightMetal1MaxWidthNotexist7.2aMetal1toMetal1SpacingSpacing37.2bTightMetal1spacingSpacing27.2cTightMetal1spacetoMetal1Spacing27.3Metal1OverlapofPolyContactSurround17.4Metal1OverlapofActiveContactSurround12023/2/684实验所采用的设计规则规则描述规则类型lambda5.1PolyContactExactSizeExactwidth25.2aFieldPolyOverlapofPolyCntSurround1.55.2bNot-Exists:PolyCnt_not_on_PolyNotexist5.3PolyContacttoPolyContactSpacingSpacing26.1ActiveContactExactSizeExactwidth26.2FieldActiveOverlapofActCntSurround1.56.3ActCnttoActCntSpacingSpacing26.4ActiveContacttoGateSpacingSpacing2表5:接触孔规则2023/2/685实验所采用的设计规则8.1Via1ExactSizeExactwidth28.2Via1toVia1SpacingSpacing38.3Metal1OverlapofVia1Surround18.4aVia1toPolyContactSpacingSpacing28.4bVia1toActiveContactSpacingSpacing28.5aVia1toPolySpacingSpacing28.5bVia1(OnPoly)toPolyEdgeSpacing28.5cVia1toActiveSpacingSpacing28.5dVia1(OnActive)toActiveEdgeSpacing22023/2/686chrt35DRCmanual(part)chrt35DRCmanual2023/2/687逻辑门的物理设计2023/2/688逻辑门的物理设计2023/2/689逻辑门的物理设计2023/2/690复合逻辑门2023/2/691复合逻辑门2023/2/692复合逻辑门2023/2/6933.6设计步骤1制定版图规划2设计实现3版图验证4最终步骤规划你的工作实现验证听取他人意见2023/2/6943.7制定版图规划1制定版图规划2设计实现3版图验证4最终步骤1.1确定电源网格1.2定义信号1.3特殊设计要求1.4尺寸估计与层次划分1.5完整性检查2023/2/6953.7制定版图规划2023/2/6963.8通用准则电源线确定线宽:供电范围、电阻率使用最底层金属作为晶体管级单元的电源线避免在电源线上开槽信号线合理选择布线层输入信号线宽度应最小化合理选择布线宽度布线方向:同层平行、相邻层垂直标注出所有重要信号确定连接的接触孔数2023/2/6973.8通用准则晶体管“叉指”晶体管实现大管子共用电源节点以节省面积连接有源区的接触孔数目使用90o角的多边形或线性(曼哈顿结构)阱和衬底连接(越多越好,距离不应太远)避免“软连接”节点(即通过非布线层进行连接的节点)2023/2/6983.9设计实现2设计实现3版图验证4最终步骤2.1设计并布局2.2特殊要求2.3信号互连1制定版图规划自顶向下规划,自底向上实现2023/2/699层次化设计层次化设计指设计中含有引用或使用其他组元作为自身结构的一部分,子组元又可以引用其他组元。使用子组元构建设计的意义:计算机资源管理组元重用并行工程2023/2/6100层次化设计(续)叶单元可复用的版图设计可以是一个简单的多边形,也可以是一个完整的电路同一个电路图,可能存在(通常)不同的版图设计单元的使用使得全局修改更简单,也导致局部修改的关联性失误每个单元需要有一个唯一的标识符单元比多边形更易于翻转和旋转单元的使用可以节省计算机屏幕刷新需要的资源验证更加快捷2023/2/6101单元版图设计2023/2/6102Logi

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论