数字集成电路-课件1

第一章深亚微米数字集成电路设计1.1绪论1.2集成电路产业的简要历史1.3数字逻辑门设计的回顾1.4数字集成电路设计1.5数字电路的计算机辅助设计1.6面临的挑战1.1绪论集成电路的应用高性能计算仪表和工业控制通信消费电子数字电路与模拟电路相比的优势功能增加灵活规模/速度随工艺按比例下降而优化对工艺/电压/温度不敏感1.1绪论电路设计应考虑：可靠性速度功耗面积成本1.1绪论数字系统设计规格说明书（spec）包含整个系统所需要的特性，定义输入、输出、环境条件、操作速度等寄存器传输级（RTL）设计用Verilog或VHDL实现门级设计通过综合工具实现版图设计通过版图设计工具实现，通常以GDS-Ⅱ格式表示制造包括流片、封装、测试等1.2集成电路产业的简要历史

第一台机械计算机1832年，Babbage的差动引擎（DifferenceEngineⅠ）工作部件问题：设计复杂，成本高

1.2集成电路产业的简要历史第一台电气计算机（1946）ENIAC（电子数字积分计算机）18000个真空管

问题：可靠性，功耗，成本1.2集成电路产业的简要历史第一个晶体管1947，贝尔实验室1.2集成电路产业的简要历史第一块集成电路

ECL（射极耦合逻辑）3输入逻辑门Motorola，1966年1960年代是双极型电路时代

1.2集成电路产业的简要历史双极型1947年：晶体管（Bardeen/BellLab）1949年：双极型晶体管（Schockley）1956年：数字逻辑门（Harris）1962年：TTL（晶体管-晶体管逻辑）系列（Beeson/Fairchild）1974年：ECL（射极耦合逻辑）高速系列（Masaki）1972年：I2L（集成注入逻辑）低功耗高密度系列（Hart）功耗问题：让位于MOS（metal-oxide-semiconductor）1.2集成电路产业的简要历史MOS1925年：IGFET绝缘栅场效应晶体管（Lilienfeld）缺乏对材料的了解和栅稳定性问题的认识1963年：CMOS逻辑门（Wanlass）工艺复杂性1970年：PMOS计算器1970年：NMOS存储器高密度：4Kbit1972/74年：NMOS微处理器高速：Intel4004/8080功耗：NMOS让位于CMOS1.2集成电路产业的简要历史CMOS1970年：工艺进步导致好的性价比集成规模增大功耗瓶颈其它工艺Bi-CMOS高速存储器和门阵列SOI面积/功耗/速度优，成本高GaAs/SiGe/超导速度优摩尔定律（Moore’sLaw）Electronics,April19,1965.GordonMoore单片集成晶体管数目每18或24个月增长一倍半导体工艺的效力每18个月增长一倍复杂度的演变——存储器晶体管数目1,000,000100,00010,0001,00010100119751980198519901995200020052010808680286i386i486Pentium®Pentium®ProK十亿颗晶体管！Source:IntelProjectedPentium®IIPentium®III摩尔定律——微处理器每代领先的微处理器的晶体管数目每2年增加一倍40048008808080858086286386486Pentium®procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)摩尔定律——芯片尺寸40048008808080858086286386486Pentium®procP611010019701980199020002010YearDiesize(mm)每年约增加7%每10年约增加2倍要符合摩尔定律，芯片尺寸每年需增长14%摩尔定律——工作频率P6Pentium®proc486386286808680858080800840040.111010010001000019701980199020002010YearFrequency(Mhz)每2年增加1倍每代领先的微处理器工作频率每2年翻一番摩尔定律——功耗P6Pentium®proc486386286808680858080800840040.1110100197119741978198519922000YearPower(Watts)每代领先的微处理器功耗持续增长功耗将成为主要问题能量的传递和耗散将变得不可能5KW18KW1.5KW500W40048008808080858086286386486Pentium®proc0.111010010001000010000019711974197819851992200020042008YearPower(Watts)功率密度功率密度过高导致硅半导体PN结温度升高40048008808080858086286386486Pentium®procP611010010001000019701980199020002010YearPowerDensity(W/cm2)电炉温度核反应温度火箭喷嘴温度1.2集成电路产业的简要历史深亚微米（DSM，deepsubmicron）时代（0.35µm工艺节点）特征信号完整性问题短沟道效应附加的RC延迟噪声注入IR下降高电流引起的金属迁移效应使得铝金属连线的可靠性退化1.2集成电路产业的简要历史0.35µm工艺中采用钨通孔的4层铝连线1.2集成电路产业的简要历史铜互连1.2集成电路产业的简要历史主要的DSM器件问题短沟道效应对VT的影响速度饱和薄氧化层（隧道/穿通）亚阈值电流DIBL（漏致势垒降低）热载流子效应短沟道效应、薄氧化层（隧道/穿通）沟道长度减小引起实际的栅控电荷减少，带来显著的短沟道效应，使阈值电压减小根据等比例缩小的规则，对于深亚微米IC，MOSFET的栅氧化层越来越薄。当其厚度小于2nm时，直接隧穿效应显著，导致栅极漏电急剧增加。必须采用高k栅介质代替传统的SiO2介质，以增加氧化层的物理厚度，减小隧穿电流。然而，高k介质会带来以边缘场集中效应为主的负面效应，使器件性能退化。因此，建立高k栅介质短沟MOSFET的阈值电压模型，并分析k值对阈值电压的影响，从而确定最佳k值是十分必要的。DIBL(drain-inducedbarrierlowering)在短沟道器件中，沟道长度减小、漏源电压增加时，漏源耗尽区越来越靠近，最终将发生穿通，使源衬pn结势垒降低，从源区注入沟道的电子增大，导致漏源电流增大，通常称该过程为漏致势垒降低(DIBL)效应。这一效应也导致阈值电压下降，而亚阈区的特性对DIBL效应最为敏感热载流子效应在MOSFET的漏极附近的大的沟道电场里产生的，大的沟道电场加速载流子运动，使载流子的温度超过晶格温度．这些热载流子通过声子发射及Si／SiO2

界面的键的断裂把能量转移给晶格．同时载流子注入到二氧化硅里并且可能在那里被俘获．载流子的俘获及价键的断裂产生的氧化层电荷和界面的陷阱影响了沟道载流子的迁移率和有效的沟道电势。DSM互连问题RC延迟IR降低Ldi/dt（电感效应导致的压降）电容耦合电感耦合电迁移天线效应天线效应连接到MOS晶体管栅极的金属层在离子刻蚀和溅射的过程中积聚了大量游离电荷，由于Q：CV，堆积的电荷便在多晶硅栅和衬底之间形成了一个偏压，直接加载在薄薄的栅氧化层上当金属线的电位增大到足够高时，将会出现纵向穿越栅氧化层直至衬底的电荷隧穿泄放，其结果是导致栅氧击穿电压的下降和栅氧化层的失效，甚至会直接击穿MOS晶体管的栅氧化层．造成器件不可恢复的失效．1.3数字逻辑门设计的回顾1.3数字逻辑门设计的回顾1.3数字逻辑门设计的回顾上升沿触发的D型触发器1.4数字集成电路设计工艺尺寸按每代0.7倍缩小单片集成芯片的功能按每代2倍增长，同时芯片成本并未显著增加单个功能的成本按0.5比例下降然而如何设计功能更强的芯片?设计工程师数量没有每2年翻倍…因此需要更有效的设计方法使用不同的抽象层次设计抽象层次n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM数字电路的设计指标成本功能性和稳定性性能功耗和能耗集成电路的成本NRE成本（固定成本）设计时间和人力，掩模板制作一次性成本（Non-RecurrentEngineering）

反复发生的成本（可变成本）硅工艺制作，封装，测试与产量相关与芯片面积相关NRE费用增加芯片成本单个芯片（die）单个晶圆（wafer）增大到12英寸（30厘米）成品率缺陷a约为3可靠性―集成电路中的噪声i(t)

电感耦合

电容耦合电源、地噪声v(t)VDD直流特性：电压传输特性（

VTC

）

（VoltageTransferCharacteristic）理想的数字电路直流特性：电压传输特性（

VTC

）

（VoltageTransferCharacteristic）非转换电路转换电路VILVIHVin斜率=-1斜率=-1VOLVOHVout“0”VOLVILVIHVOH不确定区域“1”VDDVinVout噪声容限高噪声容限低噪声容限VIH

VIL不确定区"1""0"VOH

VOLNMHNML逻辑门输出逻辑门输入再生性

反相器链v0v1v2v3v4v5v6

仿真响应再生性不具有再生性的门v0v1v2v3v4v5v6...具有再生性的门扇入和扇出N扇出：N扇入：MM瞬态特性的定义环振一阶RC网络voutvinCR达到50%点的时间t=ln(2)t=0.69RC从10%达到90%点的时间t=ln(9)t=2.2RC功耗基本功耗：

P=I×

VDD总功耗：

Ptotal=Pstatic+

Pdynamic静态功耗：

Pstatic=(IDC+

Ileakage)VDD动态功耗：

Pdynamic=CVDD2f深亚微米互连互连影响集成电路的性能、可靠性和功耗等比例缩小细小连线产生不可忽略的电阻细小连线之间产生的耦合电容由连线主导的集成电路版图连线电阻和耦合电容互连电阻的影响RC延迟IR下降时钟树和3D延迟图耦合电容的影响DSM逻辑电路中的电源线和信号线1.5数字电路的计算机辅助设计深