第10章门电路和组合逻辑电路

第10章门电路和组合逻辑电路

获得高、低电平的基本方法：利用半导体开关元件（二极管、三极管）的导通、截止（即开、关）两种工作状态来实现。

逻辑0和逻辑1：电子电路中通常把高电平表示为逻辑1；把低电平表示为逻辑0。（正逻辑）

逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。10.1.1基本门电路10.1逻辑门电路1.“与”门电路

当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做“与”逻辑，也称为逻辑乘。（1）“与”逻辑关系F=AB与逻辑功能：有0出0，全1出1。“与”门真值表“与”门电路图符号

一个“与”门的输入端至少为两个，输出端只有一个。（2）实现与逻辑关系的电路称为与门。“与”逻辑（逻辑乘）的运算规则

与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。ABCF有0出0有0出0全1出12.“或”门电路

当某事件发生的全部条件中至少有一个条件满足时，事件必然发生，当全部条件都不满足时，事件决不会发生，这种因果关系叫做“或”逻辑，也称为逻辑加。（1）“或”逻辑关系F=A+B或逻辑功能：有1出1，全0出0。

（2）实现或逻辑关系的电路称为或门。“或”门真值表“或”门电路图符号

一个“或”门的输入端也是至少两个，输出端只有一个。“或”逻辑（逻辑加）的运算规则

或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。ABCF全0出0全0出0有1出13.“非”门电路

当某事件相关的条件不满足时，事件必然发生；当条件满足时，事件决不会发生，这种因果关系叫做“非”逻辑。（1）“非”逻辑关系非逻辑功能：给1出0，给0出1。F=A输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。逻辑非（逻辑反）的运算规则“非”门真值表

一个“非”门的输入端只有1个，输出端只有一个。10.1.2复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门1.与非门与非门的逻辑功能：有0出1；全1出0。与非门真值表内含4个两输入端的与非门，电源线及地线公用。内含两个4输入端的与非门，电源线及地线公用。由或门和非门构成或非门或非门的逻辑功能：全0出1；有1出0。或非门真值表2.或非门3.与或非门异或门和同或门的逻辑图符号异或门功能：相异出1；相同出0。异或门真值表4.异或门同或门真值表同或门功能：相同出1；相异出0。5.同或门10.2集成门电路R5R1+UccR2R3AFT1T2T3T5BCR4T4F1ABCF1+UccR1等效电路1.TTL集成电路输出级中T3、T4复合管电路构成达林顿电路，与电阻R5作为T5的负载，不仅可降低电路的输出电阻，提高其负载能力，还可改善门电路输出波形，提高工作速度。输入级输入级等效电路显然F1=ABC相当与门。中间级

中间级也称倒相级，即在T2的集电级和发射级同时输出两个相位相反的信号。推拉式输出级TTL与非门的工作原理R5R1+UccR2R3AFT1T2T3T5BCR4T4F1输入信号中至少有一个为低电平（0.3V）时，低电平所对应的PN结导通，T1的基极电位被固定在1V（0.3+0.7）。1V①输入端只要有一个为低电平，T1基极电位就会固定在1V，导致T1深度饱和，F1电位为低电平0.3V。T2、T5

截止；0.3V截止截止饱和饱和有0出1；T3、T4饱和导通（通过Ucc，R2）；TTL与非门的输出电位为：R5R1+UccR2R3AFT1T2T3T5BCR4T4F1输入信号全部为高电平（3.6V）时，电源UCC经R1、T1集电结向T2、T5基极提供电流，T2、T5发射结导通后，T1基极电位被钳位在2.1V。0.7+0.7+0.7=2.1V2.1V①输入端全部为高电平时，T1基极电位就会钳位在2.1V，使T1输出电位F1为1.4V，T1处于倒置工作状态（即发射结反偏，集电结正偏）。0.7V截止微导通0.7V0.7V全1出0。T1在此状态下β值较小，因此T2、T5饱和，T3微导通，T4截止；TTL与非门的输出电位等于T5的饱和电位值：0V1.4V饱和饱和功能真值表逻辑表达式输入有0，输出为1；输入全1，输出为0。&ABCF与非门图符号（2）集电极开路的TTL与非门（OC门）

实际使用中，若将两个或多个逻辑门的输出端直接与总线相连，就会得到附加的“线与”逻辑功能。

上面讲到的普通TTL与非门，由于采用了推拉式输出电路，因此其输出电阻很低，使用时输出端不能长久接地或与电源短接。因此不能直接让输出端与总线相连，即不允许直接进行上述“线与”。FR5UccT3T5T4R5UccT3T5T4G1G2线与

多个普通TTL与非门电路的输出端也不能连接在一起后上总线。因为，当它们的输出端连接在一起上到总线上，只要有一个与非门的输出为高电平时，这个高电平输出端就会直接与其它低电平输出端连通而形成通路，总线上就会有一个很大的电流Ic由高电平输出端经总线流向低电平输出端的门电路，该门电路将因功耗过大而极易烧毁。解决的办法：集电极开路，如左下图所示，称为集电极开路的

与非门，简称OC门。R1UccR2R3AFT1T2T5BCOC门在结构上将一般TTL门输出级的有源负载部分（如普通TTL与非门中的T3、T4、R4）去除,输出级晶体管T5的集电极在集成电路内部不连接任何元件，直接作为输出端（集电极开路）。OC门在使用时，应根据负载的大小和要求，合理选择外接电阻RC的数值，并将RC和电源UCC连接在OC门的输出端。

另外OC门还可以实现总线传输。RCRcUccF&&&总线OC门不但可以实现“线与”逻辑；还可以作为接口电路实现逻辑电平的转换；R5R1+UccR2R3AFT1T2T3T5BR4T4F1（3）三态门三态门具有三种输出状态：高电平、低电平和高阻状态。END1D2R电路分析：①当EN=1时，二极管D2截止，此时三态门是普通的与非门电路；F=AB；②

当EN=0时（有效状态），T1饱和，T2、T4截止，同时D1导通使T3、T5也截止。这时从外往输入端看进去，电路呈现高阻态；

因为三态门在EN=1时为普通与非门，有高、低电平两种状态，在EN=0时为高阻态，共有三种状态，因此称为三态门。三态门的逻辑符号如下：ABE/DFEN&三态门真值表

三态门主要用于总线结构，实现用一根导线轮流传送多路数据。通常把用于传输多个门输出信号的导线叫做总线（母线）。如下图所示。只要控制端轮流地出现高电平（每一时刻只允许一个门正常工作），总线上就轮流送出各个与非门的输出信号，由此可省去大量的机内连线。总线（BUS）D1E/D1&ENL1……D2E/D2&ENL2DnE/Dn&ENLn（1）CMOS反相器2.CMOS门电路工作管T1为N沟道增强型MOS管，负载管T2为P沟道增强型MOS管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，T1、T2源极与其衬底相连，一个接地，一个接电源uiUDDT1T2u0NMOS管PMOS管

如果要使电路中的绝缘栅型场效应管形成导电沟道，T1的栅源电压必须大于开启电压的值，T2的栅源电压必须低于开启电压的值，所以，为使电路正常工作，电源电压UDD必须大于两管开启电压的绝对值之和。工作原理：（1）ui＝0V时，T1截止，T2导通。输出电压u0＝UDD；（2）ui＝UDD时，T1导通，T2截止。输出电压u0＝0V。（2）CMOS传输门和模拟开关CPuiUDDu0TNTP工作原理：

设高电平为10V，低电平为0V，电源电压为10V。开启电压为3V。①在CP＝“1”，若输入电压为0V～7V，则TN的栅源电压不低于3V，因此TN管导通；若输入电压为3V～10V，同理，TP管导通，即在输入电压为0V～10V的范围内，至少有一个管子是导通的。输入电压可以传送到输出端。此时传输门相当于接通的开关。②当CP＝“0”，无论输入电压在0V～10V之间如何变化，栅极和源极之间的电压无法满足管子导通沟道产生的条件，所以两个管子都截止，输入电压无法传送到输出端。此时传输门相当于断开的开关。

当传输门的控制信号由一个非门的输入和输出来提供时，就构成一个模拟开关，其电路和原理不再叙述。10.3组合逻辑电路的分析和设计1.组合逻辑电路的分析

在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为组合逻辑电路。

所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。组合逻辑电路的一般分析步骤如下：①用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；②用公式法或者卡诺图法化简，写出最简逻辑表达式；③根据最简逻辑函数式列出功能真值表；④根据真值表写出逻辑功能说明，以便理解电路的作用。当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。化简后例：

1

2

3

4

例：应用反演律电路真值表电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能ABC0001011110111111AB由卡诺图找出为1的最小项2.组合逻辑电路的设计

组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。组合逻辑电路设计步骤如下：①根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0和1各表示一种状态，找出逻辑函数和逻辑变量之间的关系；②根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式；③化简逻辑函数；④根据最简逻辑表达式画出逻辑电路；⑤验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。

设红、绿、黄灯分别用A、B、C表示，灯亮时为正常工作，其值为1，灯灭时为故障现象，其值为0；输出报警信号用F表示，正常工作时F值为0，出现故障时F值为1。列出真值表如下：

1

例：

2

3

4

5

练习&&&&ABSi&Ci1.分析下面电路的逻辑功能2.用与非门设计一个三变量的判偶电路。3.用与非门设计一个四变量的多数表决电路。其中A为主裁判，同意时占两分，其他裁判同意时占1分，只要得3分就通过。

能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。

由于中、大规模集成电路的出现，组合逻辑电路在设计概念上发生了很大的变化，现在已经有了逻辑功能很强的组合逻辑器件，常用的组合逻辑电路部件有加法器、数值比较10.4.1编码器器、编码器、译码器、数据选择器和数据分配器等。灵活地应用它们，将会使组合逻辑电路在设计时事半功倍。下面我们向大家介绍其中的一些组合逻辑器件。

10.4组合逻辑器件优先线编码器10线—4线编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。74LS147的逻辑符号和管脚功能12345678161514131211109I1~I9为输入信号端；A~D为输出端，均为低电平有效。74LS14774LS147编码器真值表输入输出×××××××××××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×011111110111111111111011001111000100110101011110011011110ABCDIIIIIIIII

987654321

从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110（1001的反码）；再根据其它输入端的输入情况可以得出相应的输出代码，I9的优先级别最高，I1的优先级别最低。二进制编码器

变量编码器的输出位数为n时，输入端的数量为2n。下面以8线—3线优先编码器74LS148为例，介绍这类编码器的功能及应用。1234567816151413121110974LS148

显然，74LS147芯片是一种优先编码器。在优先编码器中优先级别高的信号排斥级别低的信号，具有单方面排斥的特性。74LS148的管脚排列图

管脚排列图中，I0～I7为输入信号端，Y0

～Y2为输出端，S为使能输入端，OE为使能输出端，GS为片优先编码输出端。

当使能输入端S＝１时，电路处于禁止编码状态，所有的输出端全部输出高电平“１”；当使能输入端S＝０时，电路处于正常编码状态，输出端的电平由I0～I7

的输入信号而定。I7的优先级别最高，I0级别最低。

使能输出端OE

＝０时，表示电路处于正常编码同时又无输入编码信号的状态。

片优先编码输出端GS＝０时，表示电路处于正常编码且又有编码信号输入时的状态。74LS148优先编码器真值表输入输出1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

11111100000101001110010111011111100101010101010101I0I2I1I3I5I4I7I6SY2Y0OEGSY110.4.2译码器

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。

译码器可分为变量译码器、代码变换译码器和显示译码器。我们主要介绍变量译码器和显示译码器的外部工作特性和应用。二进制译码器

变量译码器的输入、输出端数的关系是：当有n个输入端，就有2n个输出端。而每一个输出所代表的函数对应于n个输入变量的最小项。常见的变量译码器有74LS138（3线—8线译码器），74LS154（4线—16线译码器），74LS131（带锁存的3线—8线译码器）等。1234567816151413121110974LS138

由74LS138芯片的管脚排列图可以看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个输出端Y0～Y7，三个使能端Ｇ1、G2A、G2B。74LS138译码器输入：3位二进制代码输出：8个互斥的信号74LS138译码器真值表输入输出

×10×1010101010101010××××××000001010011100101110111

111111111111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138译码器的功能扩展用两片74LS138可以构成4线—16线译码器，连接方法如下图示：74LS138（低位）A074LS138（高位）A1A2“1”A3A3、A2、A1、A0为扩展后电路的信号输入端，Y15～Y0为输出端。当输入信号最高位A3＝０时，高位芯片被禁止，Y15～Y8输出全部为“1”，低位芯片被选中，低电平“0”输出端由A2、A1、A0决定。A3＝1时，低位芯片被禁止，Y7～Y0输出全部为“1”，高位芯片被选中，低电平“0”输出端由A2、A1、A0决定。逻辑函数F＝AB＋BC＋AC

的最小项为：74LS138译码器可实现逻辑函数CB“1”A74LS138&F

用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。例：利用74LS138实现逻辑函数F＝AB＋BC＋AC

解：F＝AB＋BC＋AC

＝ABC＋ABC＋ABC＋ABC

＋ABC

＋ABC

＝∑m( 1,2,3,4,5,6)构成的逻辑电路图显示译码器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数码显示器是常用的显示器件之一。1.数码显示器b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极数码显示管共阴极数码显示器真值表2.七段显示译码器

七段显示译码器是用来与数码管相配合、把以二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有：

74LS46、74LS47、74LS48、74LS49等。下面通过对74LS48的分析，了解这一类集成逻辑器件的功能和使用方法。74LS4812345678161514131211109BI/RBO74LS48管脚排列图：74LS48功能真值表000000011111×1