电子科技一级学科介绍2课件

电子科学与技术一级学科介绍(II)教授加速器-电镜联机装置离子能量:30keV-1.5MeV束流密度:0.2-1A/cm2

束斑直径:1-2mm

扫描均匀性:优于5%电镜分辨率:0.5nm电子束斑:1-5mCCD相机像素:10001000离子束/样品夹角:45o国家自然科学基金重点项目半导体器件物理

(SemiconductorDevicePhysics)

ElectronicDevice（电子器件）Timeline193019401960195019701928:Lilienfield–MOSFETpatent1948:Shockley,Bardeen,Brattain–BJT1960:Kahng,Atalla–SiMOSFET1962:Wanlass,Sah,Moore–CMOS1964:Fairchild/RCA–1stcommercialMOSFETs1968:Noyce&MoorefoundIntel1971:1stmicroprocessor,intel4004Timeline1930194019601950197020001928:Lilienfield–MOSETpatent1948:Shockley,Bardeen,Brattain–BJT1960:Kahng,Atalla–SiMOSFET1962:Wanlass,Sah,Moore–CMOS1964:Fairchild/RCA–1stcommercialMOSFETs1968:Noyce&MoorefoundIntel1971:1stmicroprocessor,intel40042000:NobelPrizeforPhysicsJackS.Kilby–integratedcircuitZ.I.Alferov,H.Kroemer–semiconductorheterostructures本门课程的基础半导体物理基础

电子状态杂质和缺陷能级载流子统计分布非平衡载流子

微电子器件原理

PN结BJTMOSFET器件结构、特性、工作原理IC设计工作原理制造工艺版图设计

物理,材料,器件,工艺1.晶体管的发明

1946年1月，Bell实验室正式成立半导体研究小组,

人员：W.Schokley肖克莱，J.Bardeen巴丁、W.H.Brattain布拉顿。Schokley给出了实现放大器的基本设想；

Bardeen提出了表面态理论；Brattain设计了实验。1947年12月23日，第一次观测到了具有放大作用的晶体管次年1月肖克莱提出结型晶体管理论，并于1952年制备出结型锗晶体管。世界上第一只Ge点接触型PNP晶体管蒸金箔塑料楔金属基极锗发射极集电极0.005cm的间距点接触Ge管发明不久，1950年代，结型晶体管出现，取代真空管，在收音机中使用2.集成电路的发明1952年5月，英国科学家G.W.A.Dummer达默第一次提出集成电路的设想。1958年，J.Kilby完成了集成电路的创新思维过程，提出全半导体化思想：将电阻、电容等无源元件和有源元件同时“在位”制备在一起，并用互连形成电路。他很快就画出了关于触发器(flip-flop)的构思，用硅的体电阻做电阻器，用P-N结形成电容器（1959年7月24日的实验室笔记）。集成电路的发明1958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片2000年Nobel物理奖：JackS.Kilby杰克·基尔比、赫伯特·克勒默和泽罗斯·阿尔费罗夫以表彰他们为现代信息技术的所作出的基础性贡献，特别是他们发明的IC、激光二极管和异质（快速）晶体管。赫伯特·克勒默杰克·基尔比泽罗斯·阿尔费罗夫1959年美国仙童/飞兆公司（Fairchilds

）的R.Noicy诺依斯开发出用于IC的Si平面工艺技术1959年仙童公司制造的IC年轻时代的诺伊斯90年代ASIC、ULSI和GSI等代表更高技术水平的IC不断涌现：

1GDRAM(集成度2.2∙109，芯片面积700mm2，特征尺寸0.18μm，晶片直径200mm)，2000年开始商业化生产，2004年达到生产顶峰。

IC规模不断提高，CPU(P4)己超过4000万晶体管，DRAM已达Gb规模。

IC速度不断提高，0.13μmCMOS工艺的CPU主时钟已超过2GHz，超高速数字电路速率已超过10Gb/s，射频电路的最高工作频率已超过6GHz。

IC制造能力：两番/3年，提升速度58％电路设计能力提升速度仅21％，明显落后于器件制造能力

工艺线建设投资费用越来越高:一条8英寸0.35μm工艺线的投资约20亿美元一条12英寸0．09μm工艺线的投资将超过100亿美元21世纪第二代应变硅技术，可以将晶体管的性能提升10%~15%系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标，纳米器件与电路等领域的研究已展开。

2003年11月底，Intel展示了首个能工作的65纳米制程的硅片

2004年8月，Intel采用65纳米技术，生产出了70Mbit的SRAM。并于2005年正式进入商业化生产阶段。摩尔定律不断提高产品的性能价格比是微电子技术发展的动力集成电路发展的规律所谓Moore定律是在1965年由INTEL公司的Gordon.Moore提出的，其内容是硅集成电路按照4年（后来发展到3~4年）为一代、每代的芯片集成度要翻两番、工艺线宽约缩小30%、IC工作速度提高1.5倍等发展规律发展。GordonE.Moore博士-1965年1.微细加工技术的提高

通常用特征尺寸CD（CriticalDimension）表征：对于MOS工艺，CD指工艺所能达到的最小沟道长度或栅宽；对于双极工艺，CD指发射区条的最小宽度。影响微细加工技术极限的因素，主要是光刻精度。对于纳米级IC，将采用EUV（特短紫外光）和电子束投影曝光技术。发展轨迹：10m亚微米0.90.5m深亚微米（0.5m）

0.180.12m

纳米（0.1m）。每代产品的特征尺寸约缩小0.7倍。IC技术发展趋势表1.2将来硅基集成电路的要求（ITRS2005）年份2005200620072008200920102011201420172020DRAM半间距(nm)80706557514540282014ASIC栅长(nm)90786859524540282014MPU栅长(nm)5448423834302719139EOT(Å)141312111099877存储器容量8G8G16G16G16G32G32G64G128G256GMPU芯片晶体管数(百万晶体管)38638638677377377315463092618412368MPU芯片面积(mm2)1118814011188140111111111111硅片直径(mm)300300300300300300300450450450工艺特征尺寸单个芯片上的晶体管数芯片面积电源电压金属布线层数时钟频率μm199920012003200520072011

技术:特征尺寸研究水平中国世界年份(年)199920012003200520082011世界(微米)0.180.150.130.1(0.09)0.07(0.065)0.05(0.045)中国(微米)0.250.25/0.180.15/0.130.10/0.070.05(0.045)中国集成电路发展的Roadmap

21世纪微电子芯片技术展望

将沿着以下四个方向发展：1、继续沿着Moore定律前进；2、片上系统（SOC）；3、灵巧芯片，或赋予芯片更多的灵气；4、硅基的量子器件和纳米器件。特征尺寸继续等比例缩小，沿着Moore定律继续高速发展

加工技术极限——光刻精度，采用EUV（特短紫外光）和电子束投影曝光技术。另一方面，来自（MOS）晶体管某些物理本质上的限制，如量子力学测不准原理和统计力学热涨落等，可能会使MOSFET缩小到一定程度后不能再正常工作。为了突破MOS器件的物理极限，研究各种可能的新一代微电子器件：单电子晶体管量子隧道器件分子器件（或统称纳电子学）厚膜器件和功能器件课程基本内容第一部分：半导体基础，包括半导体概要、载流子模型、载流子输运、器件制备基础第二部分：结与器件基础A．p-n结二极管：静电特性、I-V特性、小信号导纳、瞬态响应、光电二极管B．BJT（双极型晶体管、BipolarJunctionTransistor）和其他结型器件

BJT：基础知识、静态特性、动态响应模型

PNPN器件(晶闸管)、可控硅整流器（SCR）、其它异质结双极 型晶体管（HBT）(HeterojunctionBipolarTransistor)

MS接触和肖特基二极管

第三部分：场效应器件 J-FET（结场效应晶体管） MESFET（金属-半导体场效应晶体管） MOS MOSFET（金属氧化物半导体场效应晶体管） HEMT（高迁移率晶体管、调制掺杂场效应晶体管 MODFET）

HowdowemakeaMOSFET?Takeap-typeSiwaferp-SiGrowathermaloxideOvenO2SiO2OvenO2DefineohmiccontactsImplantationMetaldepositionDefinecontrolcontactn+n+SourceDrainGateBulk(substrate)npjunctionpnjunctionClickhereforcliponMOSFETfabricationTFTsuseHfO2asdielectricGatedielectric:Amophous-HfO2Channel:Single-crystallineInGaO3(ZnO)5filmOpticaltransmissionspectrum:80%Science,300(2003)第四部分(专题)：包括敏感电子器件、气敏、湿敏、离子敏SensorandtransducerQ.H.Li,etal.,ApplPhysLett2004,(85)6389第五部分（专题）：光电子器件包括光电探测器、太阳能电池、激光、发光二极管、平板显示器件等量子阱结构太阳能电池

Motivation-micropatterningApplicationpotentialofwirearrayssurround-gateverticalfieldeffecttransistorfieldemissiondisplayBio/Chem.sensorarraysNanoscalegrowthtemplates硅纳米锥尖阵列硅纳米线-SiliconnanowiresFabricationprocedureMaskI:nanotubemembraneMaskII:PSspheresAuthermalevaporation

AunanodotarraysarrayofZnOnanowires垂直定向生长的氧化锌纳米线经光刻等工艺制备的氧化锌纳米线图形阵列

场发射显示阴极器件发光显示照片基于Si纳米线的异质p-n结二极管及其整流特性MaskI-nanotubemembranes

tube-throughmembranemask,

tubediameter:50~230nmdistance:500nm

Auclustersize:30~100nmLEDandFEDNanoscrew-forFEDL.Liao,etal.,ApplPhysLett

2005(86)083106R.Könenkamp,etal.,ApplPhysLett

2005,85,6004氧化锌纳米线的场发射特性、发光显示照片CNTarrays2010-NobelPrize英国曼彻斯特大学物理和天文学院的AndreGeim和KonstantinNovoselov，获奖理由为“二维空间材料石墨烯（graphene）方面的开创性实验”。K.Novoselov（左）A.Geim（右）石墨烯的优势在于本身即为二维晶体结构，具有几项破纪录的性能（强度、导电、导热）

MISM结构平板显示场发射阴极SolarcellP.D.Yang,etal.,

NatureMaterials

2005,4,455ZnMgO宽带隙紫外光探测器波长/nm图２Si衬底上生长立方MgZnO薄膜紫外响应光谱。图中为MSM器件金属-半导体-金属叉指结构示意图。强度（a.u）Mg摩尔含量/%带隙能量/eV图1禁带宽度与MgBxBZnB1-xBO薄膜Mg含量关系。MixedPhaseCubicMgZnOLEDandEL(1)370nmlightemittingfromp-NiO/i-MgZnO/n-ZnOheterojunctionHaoLong,GuojiaFang,etal.,APPLIEDPHYSICSLETTERS,2009,95,013509Magnetronsputtering(MBEorMOCVD)Linewidth:6nmLEDandEL(2)UVemittingdiodebasedonMISstructureHuihuiHuang,GuojiaFang,etal.,IEEEElectronDeviceLetters,2009,30(10):1063Magnetronsputtering;2drybatteriescandrivethedevice.Linewidth:8nm电致变色窗剖面图ElectrochromicdevicebasedonZnOnanostructure

MingjunWang,GuojiaFang,etal.,Nanotechnology,2009,20,185304Largesurfacearea:easyforLi+goinsideandout;improvedstabilityPorousTiO2nanoparticlefilmFlexiblecharacterdisplayElectronicpaperMingjunWang,GuojiaFang,etal.,Nanotechnology,2009,20,185304微电子工艺原理

与实践1.清洗2.氧化3.扩散4.光刻5.镀膜6.电极7.芯片测试8.键合9.封装10.外装镀锡11.成品测试ReviewSeen:materialcharacteristics n-typesemiconductor:e-maincarriers p-typesemiconductor:h+maincarriersDevices:needjunctionse.g.SiMetal-semiconductorjunctionOhmiccontactSchottkycontactContacttootherdevices->circuitContacttoworld->applianceReviewSeen:materialcharacteristicsDevices:needjunctionsn-SiSemiconductor-semiconductorjunctionHomojunctionp-SiChangestransportcharacteristicsReviewSeen:materialcharacteristicsDevices:needjunctionsGaAsSemiconductor-semiconductorjunctionHeterojunctionInAsChangestransportcharacteristicsMicroscopeviewofadeviceSinglestagestrained-siliconamplifier(EE–IC)100nmgatelengthFETwithSchottkygateIntegratedresistorGDSSHowcanwefabricatethesestructures/devices?Howcanwepredicttheirbehaviour?FabricationtechnologyAprocessingsequenceinVLSIisrepeatedforeachlayerandconsistsof:Planarisingandcleaningthesurfaceofthepreviouslayer.Depositionofnewlayers(semiconductors,dielectricsormetals)PatterninglayersusinglithographyandremovinganyunwantedareasbyetchingOptimiselayercharacteristicsbyimplantationorheattreatmentAimIntroductiontostate-of-the-arttechnologyusedinsub-micronCMOSprocessing.FamiliarizationwiththeprocessingstepsrequiredforCMOSfabrication.WhatisCMOS?ComplementaryMOSFET:seriesconnectiononwaferofann-MOSandap-MOSRemember:n-MOSmadeinp-typeSip-MOSmadeinn-typeSiNOTNORSimpleCMOScircuitsTask:showthataCMOSwithgatesconnectedtogetherfunctionsasaninverterN-MOSandP-MOSCMOSTakecleanroomCMOSinverterfabricationcrio.mi.infn.it/wig/silicini/img.jpg/IRST-cleanroom.JPG

cnfreu2k/Hoff.cleanroom.jpg

Takep-typewaferCMOSinverterfabricationCurrenttechnology:300mmdiamond_1lo.jpg

Bulkmaterial:waferPurifiedmeltSeedControlledcoolingatphaseboundaryIngotwithdiameterof300mmCMOSinverterfabricationCurrenttechnology:300mmBulkmaterial:waferIngotwithdiameterof300mmWaferdicingandpolishingCMOSinverterfabricationCurrenttechnology:300mmCrosssectionp-typewaferCMOSinverterfabricationp-substrateOxidegrowthWetoxidation700ºC–1200ºCSi+2H2OSiO2+2H2

FasterprocessMediumqualityoxideFieldoxideThermaloxidationDryoxidation800ºC–1100ºCSi+O2

SiO2SlowprocessDense,pure,highqualityoxideGateoxideConsumesalayeroftheSiwaferCrosssectionp-typewaferCMOSinverterfabricationDefinitionofn-wellp-substrateSiO2Howdowegofromthis:p-substrateSiO2tothis?SiO2p-substraten-wellCMOSinverterfabricationp-substrateSiO2PhotolithographySpinphotoresistp-substrateSiO2p-substrateSiO2LithographyTransferringpatternsonamask,consistingoftransparentandnon-transparentareas,viaradiationontoaradiationsensitivelayer(resist)onthesemiconductor.radiationmaskresistdielectricormetalLithographymethodsOpticallithographyUVirradiationphaseshiftmasks&shortwavelengthirradiation:

l=248nm→193nm→157nm→EUV

node=115nm→65nm(lg=80nm→32nm)E-beamlithographyelectronwavelength1Å

node<65nmBut projectionprocesspossibilityremainstobe provenp-substratep-substratep-substratemaskexposuredevelopmentwetetch:BHFEtchingWetetchingLiquidchemicalsAtmosphericpressurePurechemicalreactionsIsotropicHighselectivityHF:SiO2SiTMAH:SiSiGeCleaningDryetchingGaseouschemicalsPlasma(ions)assistedLowpressureChemical-mechanicalreactionsAnisotropicPoorselectivity(mechanicalbombardment)RIE:polySigateetchCMOSinverterfabricationImplantationp-substrateDissolvephotoresistIonimplantationChangeofcarriertypeordensitySpin-ondopingDiffusioninoven:AllowsbatchprocessingIonimplantationStrictcontrolofdepthanddensityCMOSinverterfabricationAnnealp-substraten-wellp-substraten-wellCMOSinverterfabricationOxidelayergrowthp-substraten-wellDefineactiveareasPhotolithographyCMOSinverterfabricationGrowgateoxidesp-substraten-wellDepositpolysiliconDepositionSemiconductor&DielectricsChemicalVapourdeposition(CVD)MolecularVapourepitaxy(MBE)Liquidphaseepitaxy(LPE)Spin-ondielectricsMetalsChemicalvapourdeposition(CVD)ThermalevaporationSputtercoatingElectro-platingNoconsumptionoftheSiwaferChemicalVapourDepositiontransportofgassestothesubstrateabsorptionofthespeciesinthegasesonthesubstratechemicalreactioncatalyzedbythesubstratesurfacedesorptionofgaseousreactionproductstransportofreactionresidueawayfromthesubstrateSputterCoating

ArplasmaisgeneratedRFfieldBfield(confinement)Ar+hittargetEfieldTargetatomsejectedTargetatomsdepositedonsubstrateAngstromsciencesElectroplatingThickmetallayersCu,AuFunctionofmetalresistivityrAdditives(impur