DSP 开发与原理 第1章-1

课程安排:

讲课:18学时实验:12学时DSP原理及应用

第一章高速数字信号处理器（DSP）概述

Microprocessor(µP):一个多IC处理系统的核心器件2种基本的结构:„VonNeumann“-冯.诺依曼„Harvard“–哈弗„VonNeumann“:数据、代码共享内存空间数据、代码共享内存总线Example:Intel‘sx86PentiumProcessorfamily„Harvard“:数据、代码独立存储空间数据、代码独立存储总线第一部分TMS320系列芯片和系统

SOC-微控制器(µC)

用来实现实时控制的核以及输入输出接口都集成在片上确保在嵌入式应用中的高的性价比几乎能满足各类电子产品对运算能力和外设的要求2种µP–结构(VonNeumann和Harvard)广泛应用于MicrocontrollersDSP-数字信号处理器

类似于微处理器(µp..),一个计算系统的核额外的用来加速复杂运算的外设:硬件乘法器(MPY)算术运算单元(ALU)多总线访问机制实现2n

次乘法/加法运算的硬件移位寄存器数字信号控制器(DSC)µC:带有一个微处理器（µP）作为运算单元的单芯片微型计算机DSC:带有一个数字信号处理器（DSP）作为运算单元的单芯片微型计算机结合DSP优越的运算能力以及独立数据、程序存储结构和外设，得到最高效的海量运算嵌入式实时控制解决方案DSC–Example:TiC2000系列DSP2.DSP的主要特点 优点：大规模集成性 稳定性好，精度高 可编程性 高速性能 可嵌入性 接口和集成方便缺点：成本较高，高频时钟的高频干扰，功率消耗较大等

3.DSP芯片的主要应用硬件实现非实时的数字信号处理高速实时数字信号处理高速实时数字控制DSP芯片的主要应用领域4.DSP芯片介绍

4.1DSP芯片的分类

4.2DSP芯片的性能指标 指令周期：执行一条指令的时间，如TI5402－100为10ns；

MAC时间：即乘加时间，一般为指令周期；

FFT时间：信号处理的重要指标；

MFLOPS：百万次浮点操作/秒，包括浮点运算和存储等操作 如TMS320C67xx可达1GFLOPS峰值性能；

MOPS：百万次操作/秒，用于对DSP的综合描述，包括地址计算、

DMA访问、数据传输、I/O操作等；

MIPS：百万条指令/秒；

MBPS：百万位/秒，用于衡量DSP的数据传输能力。 芯片价格（包括配件），硬件资源，开发工具，功耗，封装形式等因素。4.4DSP发展历史和主要的供应商 第一片DSP是1978年由AMI公司发布的S2811;

第一片具有乘法器的DSP是NEC公司的PD7720；

最成功的DSP为TI公司的五代产品和三大系列，市场分额达到50％；

AD公司的ADSP2101，ADSP2111,ADSP2171,ADSP21000等系列；Motolora公司的MC56001，MC96002等。 完成乘加操作的时间下降到10ns以下， 乘法部件占模片区从40％下降到5％， 引脚数从64增加到200以上， 重量和体积大大下降， 采用低电压，功耗大大下降。5.TMS320系列DSP芯片介绍

5.1TMS320系列主要芯片发展

5.2TMS320系列主要芯片一览表

5.3TMS320系列部分芯片介绍5.3.1TMS320C2xx包括C20x和C24X两个系列处理能力强，指令周期为25ns片内含有较大的闪存，成本低，体积小功耗低。3.3V工作时，每个MIPS消耗1.1mA资源配置灵活，为数字控制系统进行了优化设计5.3.2TMS320C54x

为无线通讯用的高性能价格比的芯片。运算速度快，达到10ns优化的CPU结构。1个算术逻辑单元、2个累加器、2个加法器、1个乘法器和桶型移位器低功耗，可工作在1.8V智能外设，除标准的串行口和时分复用串行口外，还含有自动缓存串行口（2kbuffer)和外部处理器并行口HPI

5.3.3TMS320C4x

并行浮点处理器。275mops,320Mbyte/s数据吞吐量6个高速通讯接口6个DMA通道分开的数据和地址总线，16G连续的程序和数据存储空间片内分析模块支持高效的并行处理调试片内程序高速缓冲存储器 5.3.4TMS320C62x

TI公司1997年开发的新型定点DSP芯片，用于无线基站，无线PDA，Modem,GPS等。速度快，指令周期为5ns，运算能力为1600MIPS内部结构不同，同时集成有2个乘法器和6个算术运算单元，一个周期内可执行8条32bit指令使用超长指令集，在一个周期内可并行执行几个指令大容量片内存储器（片内有512K程序和数据存储器）和大范围寻址空间多种外设，4个DMA，2个多通道缓存串口，2个计时器5.3.5TMS320C8x

多处理器DSP芯片，用于多媒体，视频图象，保密和雷达等。4个并行DSP芯片，可并行和单独执行，都由高速Cashe和专用数据RAM；通过传输控制器实现400M/s的数据传输；含有32位的RISC主控制器，用以实现高效C语言和作为操作系统的平台存储器Crossbar结构，将50K的SRAM分成小块，通过Crossbar开关机构实现并行访问，速度高达4.5GByte/s视频控制器，用于任何捕获和显示的组合中6DSP硬件设计若干问题6.1复位电路 通过电容缓冲，使得系统复位信号/RS保持至少3个周期； 增加监视自动复位电路（Watchdog)6.2状态等待电路 可软件实现状态等待； 硬件实现时，可以通过查询方式，将片选信号和READY相连；6.3存储器接口 需要时加入状态等待； 利用/PS,/DS等信号实现8位或16位存储器的片选6.4DMA通信 当HOLD信号为高时，DSP放弃对总线的控制，有外部设备直接对存储器进行读写操作，实现快速内存访问6.5电源电路 通过专用芯片实现双电压供电