数字逻辑第5章

5.锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能

1.掌握SR、D锁存器的逻辑功能；2.掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能，掌握触发器逻辑功能表示方法——功能表、特性方程、状态图、波形图，掌握触发器功能转换的方法；3.理解锁存器、触发器的电路结构、工作原理和动态特性。教学要求概述时序逻辑电路工作特征：时序逻辑电路工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。即具有记忆功能。结构特征：由组合逻辑电路和存储电路组成，电路中存在反馈。锁存器和触发器是构成时序逻辑电路的基本逻辑单元。5.1双稳态存储单元电路双稳态的概念：只有两种稳定的状态(0，1)，在外作用下，可以从一个稳定状态变化到另一个稳定状态。5.1.1双稳态的概念1.电路结构最基本的双稳态电路如图所示5.1.2双稳态存储单元电路

反馈Q端的状态定义为电路输出状态。电路有两个互补的输出端Q和Q5.1双稳态存储单元电路2.逻辑状态分析11000状态11001状态在两种稳定状态中，输出Q和总是互补的；电路只存在两种可以长期保持的稳定状态，故称双稳态电路；电路具有记忆1位二进制数据的功能。Q5.1双稳态存储单元电路5.1.2双稳态存储单元电路

5.2.1SR锁存器1.基本SR锁存器基本SR锁存器如图所示逻辑符号电路说明：两个互补的输出端Q和两个输入端R、SR-Reset为置0端（复位端）

S-Set为置1端（置位端）现态：R、S信号作用前Q端的状态，现态用Qn表示，可简写为Q。次态：R、S信号作用后Q端的状态，次态用Qn+1

表示。逻辑表达式：Q5.2

锁存器工作原理①.R=0、S=0RSQ≥1≥10工作原理QRS功能

Qn+11RSQ≥1≥101000000000011保持可以看出：R、S信号=1有效，当R、S信号都无效，状态保持不变。5.2

锁存器5.2.1SR锁存器工作原理②.R=1、S=0RSQ≥1≥101RSQ≥1≥10100工作原理QRS功能

Qn+100000011保持11100010101100置0R信号有效，置0。信号消失后，记忆05.2

锁存器5.2.1SR锁存器工作原理②.R=0、S=1RSQ≥1≥101RSQ≥1≥1010011010110011101置1S信号有效，置1。信号消失后，记忆1工作原理QRS功能

Qn+100000011保持10001010置05.2

锁存器5.2.1SR锁存器工作原理②.R=1、S=1RSQ≥1≥101RSQ≥1≥1011110？101110？不允许11工作原理QRS功能

Qn+100000011保持10001010置001010111置100不允许R、S信号同时有效。R、S信号都有效后同时撤销，状态不确定。5.2

锁存器5.2.1SR锁存器基本SR锁存器工作原理小结①.输入信号高电平为有效电平②.R=0S=0都无效保持不变③.R=1有效置0Q=0④.S=1有效置1Q=1⑤.不允许S、R同时有效输入信号约束条件：SR=0波形图如图S=1，置1，R=1，置0，RSQn+1

功能说明00Q保持100置0011置111d不定RS锁存器功能表S撤销后仍为1R撤销后仍为05.2

锁存器5.2.1SR锁存器用与非门构成的基本SR锁存器逻辑符号逻辑图RSQn+1

功能说明11Q保持010置0101置100d不定RS锁存器功能表5.2

锁存器5.2.1SR锁存器2.逻辑门控SR锁存器基本RS锁存器，锁存器状态直接受输入信号RS控制，一旦输入信号变化，锁存器状态随之发生变化。实际应用中，要求锁存器按一定的时间节拍动作，输入信号的作用受到使能信号E的控制。为此设计如图逻辑门控SR锁存器。逻辑符号电路结构5.2

锁存器5.2.1SR锁存器2.逻辑门控SR锁存器简单SR锁存器使能信号控制门电路封锁概念从另一个角度看：L=1有效，B：控制信号，A：输入信号。B=0，L=0(无效)，门被封锁，输入信号不能通过；B=1，L=A

，门被打开，输入信号能通过。E=0，G3、G4门被封锁，Q3=Q4=0，锁存器状态不变；E=1，G3、G4门被打开，Q3=S，Q4=R，锁存器状态随输入信号R、S变化而变化。与简单SR锁存器功能一致。5.2

锁存器5.2.1SR锁存器2.逻辑门控SR锁存器例5.2.3门控SR锁存器波形如图，初始Q=0，画出Q3、Q4

、Q和的波形。Q5.2

锁存器解：E=0，Q3=Q4=0，状态不变；E=1，Q3=S=0

，Q4=R=1，Q=0；E=1，Q3=S=1

，Q4=R=0，Q=1；5.2.1SR锁存器5.2.2D锁存器1.逻辑门控D锁存器逻辑符号电路结构门控SR锁存器E=0，Q3=Q4=0，状态不变；E=1，D=0，S=0，R=1，Q=0；E=1，D=1，S=1，R=0，Q=1；E=1，Q=D。D锁存器无约束条件，逻辑功能：置0，置1。输入信号D5.2

锁存器5.2.2D锁存器4.典型集成电路——74HC373八D锁存器Q’7核心电路是8个传输门控D锁存器。LE=1，Q’i

=Di每一个D锁存器输出都带三态门。OE=1，输出高阻；OE=0，Qi

=Q’i

74HC373内部逻辑图74373功能：LE=1时数据输入，在LE↓锁存；OE=0时，输出。5.2

锁存器5.2.2D锁存器4.典型集成电路——74HC373八D锁存器74HC/HCT373的功能表工作模式输入内部锁存器输出状态Q’n输出LEDnQn使能和读锁存器

（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.2

锁存器锁存器与触发器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点：锁存器：对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器：对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

CP

CP

5.3触发器的电路结构和工作原理触发器三种结构：主从、维持阻塞和利用传输延迟触发器。5.3触发器的电路结构和工作原理5.3.1主从触发器主从触发器设计思想采用主、从两个锁存器CP=0，主锁存器使能；Q’=D，但Q不变。CP=1，从锁存器使能Q=Q’，Q’不变；Q’已经不变了，所以Q=↑时的Q’，而↑时的Q’是=↑到来前的D。结论：Q仅仅在CP信号↑到达时变化，=↑到达前瞬间的D信号。主锁存器从锁存器DCPQ’DCPQ’Q5.3触发器的电路结构和工作原理5.3.1主从触发器2.

典型集成电路

74HC74双D触发器逻辑符号如图两个相互独立的D触发器前缀为1，表示第一个触发器；前缀为2，表示第二个触发器；C1、C2表示上升沿有效。5.3触发器的电路结构和工作原理5.3.1主从触发器2.

典型集成电路

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入直接复位、置位正常工作5.4触发器的逻辑功能触发器逻辑功能：次态与现态、输入信号之间的逻辑关系。触发器的次态不仅仅与当前输入信号有关，而且与当前状态有关。触发器逻辑功能描述方式：特性表、特性方程、状态图、波形图等。说明：逻辑功能与电路结构是不同概念，例如主从D触发器与维持阻塞D触发器逻辑功能相同，电路结构不同。按照触发器逻辑功能，通常分为D、JK、T、SR触发器。D触发器JK触发器T触发器SR触发器需要说明的是，实际中同样存在下降沿触发的触发器5.4触发器的逻辑功能5.4.1D触发器

QDQn+10000111001111.特性表2.特性方程Qn+1=D3.状态图01D=0D=1D=1D=0CPDQ1234.波形图5.4触发器的逻辑功能1.特性表QJKQn+100000010010101111001101011011110说明：J、K高电平有效J：置1端K：置0端功能说明→保持→置0→置1→翻转→保持→置0→置1→翻转5.4.2

JK

触发器

2.特性方程——从特性表得到QJK010001111000111010KQJQQn+1+Qn+1=KQ

JQ特性方程：3.状态图01J=0，K=×J=1，K=×J=×，K=0J=×，K=15.4触发器的逻辑功能5.4.2

JK

触发器

例5.4.1设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。JKQn+100Q01010111QJK触发器功能表Q现态次态5.4触发器的逻辑功能5.4.3T

触发器

QTQn+10000111011101.特性表T=0，保持；T=1，翻转2.特性方程3.状态图01T=0T=1T=0T=14.T’触发器T触发器的T端固定接高电平，就构成T’触发器。时钟脉冲作用一次，触发器翻转一次。T’触发器逻辑符号JK触发器J、K端连接在一起，就构成T触发器。TQn+1

功能0Q保持1Q翻转T触发器功能表5.4触发器的逻辑功能5.4.4SR触发器

1.特性表QSRQn+1000000100101011d100110101101111d说明：SR高电平有效S：置1端，R：置0端不允许SR同时有效2.特性方程——从特性表得到QRS0100011110010d110dS

+Qn+1=SRQ特性方程：约束方程：R·S=0RQQn+13.状态图01S=0，R=×S=1，R=0S=×，R=0S=0，R=15.4触发器的逻辑功能触发器功能表便于理解和记忆，分析JK触发器功能表。JKQn+1功能00Q保持010置0101置111Q翻转JK触发器功能表JK触发器特性表QJKQn+100000010010101111001101011011110J、K高电平有效J：置1端，K：置0端功能说明→保持→置0→置1→翻转→保持→置0→置1→翻转JK触发器中，影响次态Qn+1的是输入信号JK和现态Q，触发器特性表将现态Q列在输入一起，而功能表不将现态Q列在输入一起，而在次态Qn+1的值中体现。5.4触发器的逻辑功能各种触发器功能表JKQn+1功能00Q保持010置0101置111Q翻转JK触发器功能表SRQn+1功能00Q保持010置0101置111d不定SR触发器功能表DQn+1

功能00置011置1D触发器功能表TQn+1

功能0Q保持1Q翻转T触发器功能表5.4触发器的逻辑功能5.4.5D触发器功能的转换触发器逻辑功能转换：触发器之间可以进行逻辑功能转换，在原