第三讲存储系统

第4章存储器存储系统的层次结构Hierarchyofstorage高速缓冲存储器Cache辅助存储器AuxiliaryMemoryChapter4Storage主存储器MainMemory§4.1概述§4.1.1存储器分类一、按存储器在计算机系统中的作用分类主存储器MainMemory（主存）高速缓冲存储器Cache辅助存储器AuxiliaryMemory

（辅存）主存用来存放需立即使用的程序和数据，要求存取速度快。辅存用于存放当前不需要立即使用的信息，在需要时与主存成批交换数据，是主存的后备和补充。保存在辅存上的程序和数据必须首先装入主存，然后才能被CPU使用。辅存的特点是容量大，成本低和非易失性。Primarystorage,presentlyknownasmemory,istheonlyonedirectlyaccessibletotheCPU.TheCPUcontinuouslyreadsinstructionsstoredthereandexecutesthem.Anydataactivelyoperatedonisalsostoredthereinuniformmanner.内部存储器InternalMemory（内存）外部存储器ExternalMemory（外存）二、按存储器在计算机系统中的位置分类主机内Secondarystorage,differsfromprimarystorageinthatitisnotdirectlyaccessiblebytheCPU.Thecomputerusuallyusesitsinput/outputchannelstoaccesssecondarystorageandtransfersdesireddatausingintermediateareainprimarystorage.Secondarystoragedoesnotlosethedatawhenthedeviceispowereddown—itisnon-volatile.§4.1.1存储器分类Inmoderncomputers,harddisksareusuallyusedassecondarystorage.Thetimetakentoaccessagivenbyteofinformationstoredonaharddiskistypicallyafewthousandthsofasecond,ormilliseconds.Bycontrast,thetimetakentoaccessagivenbyteofinformationstoredinrandomaccessmemoryismeasuredinbillionthsofasecond,ornanoseconds.主存+

Cache=

内存§4.1.1存储器分类三、按存储介质分类半导体存储器SemiconductorMemory磁表面存储器MagneticSurfaceStorage光存储器OpticalStorageMagneticstorageusesdifferentpatternsofmagnetizationonamagneticallycoatedsurfacetostoreinformation.Magneticstorageisnon-volatile.VolatilememoryRequiresconstantpowertomaintainthestoredinformation.Sinceprimarystorageisrequiredtobeveryfast,itpredominantlyusesvolatilememory.Non-volatilememoryWillretainthestoredinformationevenifitisnotconstantlysuppliedwithelectricpower.Itissuitableforlong-termstorageofinformation.四、按存储器的访问方式分类随机存取存储器RandomAccessMemory

直接存取存储器DirectAccessMemory顺序存取存储器SequentialAccessMemory相联存取存储器AssociativeAccessMemory主存储器磁盘存储器磁带存储器相联存储器§4.1.1存储器分类Randomaccess.Anylocationinstoragecanbeaccessedatanymomentinapproximatelythesameamountoftime.五、按存储器的实际存在分类物理存储器PhysicalMemory（实存）虚拟存储器VirtualMemory（虚存）§4.1.2存储器的层次结构Hierarchyofstorage存储体系（MemoryHierarchy，存储层次）是从系统结构上，通过软硬结合，把不同速度的存储器统一成一个整体。使得从整体来看，其速度接近于最快最贵的存储器，容量却是慢速的存储器的，每位价格也接近于廉价慢速的存储器。注意：“存储器系统”与存储体系（存储层次）的区别A'memoryhierarchy'incomputerstoragedistinguisheseachlevelinthe'hierarchy'byresponsetime.Sinceresponsetime,complexity,andcapacityarerelated例如，主存容量不足一直是难题。为了解决主存容量不足的矛盾，引入了存储层次的方法。解决主存容量不足的方法是：用存储层次的方法把高速度小容量的主存和低速度大容量的辅存统一成一个整体，形成的存储层次（主存-辅存层次）能够具有辅存的容量，接近于主存的等效速度和辅存的每位成本，使用户可以按比主存大得多的虚拟存储空间编制程序。虚拟存储器是主存-辅存层次的一种，是从容量需求引出的。早期的计算机就至少有两种存储器。解决主存与CPU速度差距的方法：在CPU中设置通用寄存器多模块交叉存储器存储层次的方法存储层次的方法是在CPU和主存之间设置高速缓冲存储器，构成Cache-主存层次。

Cache-主存层次的效果，从CPU看，有了一个接近于CPU速度的高速的主存储器，但每位价格却是接近于慢速的主存的。到二十世纪60年代，CPU与主存的速度差已经达到1个数量级。慢速的主存使CPU的高速不能发挥。MostmodernCPUsaresofastthatformostprogramworkloads,asaresult,theCPUspendsmuchofitstimeidling,waitingformemoryI/Otocomplete.寄存器高速缓冲存储器Cache主存（大容量半导体存储器）辅存(硬磁盘、软磁盘、光盘、磁带、U盘)Cache-主存层次主存-辅存层次CPU内外部设备（光机电设备）半导体电子电路内存InternalMemory存储层次寄存器高速缓冲存储器Cache主存（大容量半导体存储器）辅存(硬磁盘、软磁盘、光盘、U盘)海量存储器MassStorage（磁带）Cache-主存层次主存-辅存层次CPU内外部设备（光机电设备）半导体电子电路ExternalMemory内存InternalMemory后援存储器Off-linestorageSecondarystorageTertiarystorage程序访问局部化LocalizedofReference存储层次方法的原理是程序访问局部化。Analysisoflargenumberoftypicalprogramshasshownthatthereferencestomemoryatanygivenintervaloftimetendtobeconfinedwithinafewlocalizedareasinmemory.时间上的局部性：最近的将来要用到的信息很可能是现在正在使用的信息。空间上的局部性：最近的将来要用到的信息可能与现在正在使用的信息在程序空间上是相邻的或相近的。对大量典型程序的运行情况的分析结果表明，在一个比较短的时间间隔内，程序所产生的访存地址往往重复地集中在存储器地址空间的小范围内，而对主存其余地址的访问则相对不频繁。存储体系的评价以二级存储体系为例。CPUM1M2c1，SM1，TA1c2，SM2，TA21．价格Costperbit设二级存储层次由高速度小容量的M1和低速度大容量的M2组成ci是Mi的每位价格。SMi是Mi的存储容量。TAi是访问Mi的访问时间。存储层次的每位平均价格要想使c接近c2，Two-LevelMemories存储器的每位价格c=存储器的总价格C/存储器容量SM只有SM1<<SM22．命中率

HitRatio存储层次的命中率H定义为由CPU产生的逻辑地址能在M1访问到（命中Hit）的概率。H=命中次数/访存总次数。不命中率M（Miss，失效率，脱靶率）指由CPU产生的逻辑地址在M1中访问不到的概率。M=1-H命中率可用实验的方法求得。让一组有代表性的程序被执行或模拟。若逻辑地址流中能在M1访问到的次数为R1，不能在M1访问到（在M2中还未调到M1）的次数为R2，则命中率命中率与M1的容量、地址流和替换算法等有关。3．访问时间TA对于CPU来说，访问存储层次的平均访问时间TA=H·TA1+（1-H）·TA2一个二级存储层次，如果CPU能直接访问M1，而不能直接访问M2。当要访问的字不在M1中，就必须由M2把包含该字的一个信息块传送到M1。此后，CPU才能在M1中访问这个字。设传送该数据块的时间为TB，TA2=TB+TA1。则TA=H·TA1+（1-H）·TA2=H·TA1+（1-H）·（TB+TA1）=TA1+（1-H）·TB随机(读写)存储器RandomAccessMemory(RAM)只读存储器ReadOnlyMemory(ROM)PROM可编程序只读存储器掩膜ROMEPROM可擦除的可编程序只读存储器E2PROM电可擦除的可编程序只读存储器FlashMemory快闪存储器（电可擦除）保存信息的原理：双极型MOS型SRAM：触发器DRAM：MOS管的栅极电容。SRAMStaticRAM

DRAMSRAMDynamicRAM

现代计算机的主存储器都是半导体存储器IC。半导体RAM在断电后数据会丢失，属于易失性(Volatile)存储器只读存储器属于非易失性(Non-volatile)存储器。§4.2主存储器主存储器的可寻址的最小信息单位是1个存储字（存储单元）。

1、存储容量MemorySize/Capacity1K=210=10241M=220=1024K=210K1G=230=1024M=210M存储器的容量通常表示为：m字×k位。例如，1个4096×16的存储器芯片的容量就是8KB。存储单元MemoryLocation可寻址单元AddressableLocation地址空间AddressSpaceCPU的地址线容量单位：字节Byte，字Word，位bit。1Byte=8bit主存储器的主要技术指标主存储器容量SM=W·l·m=存储器字长×每个存储器的字数×并行工作的存储器个数主存储器用于暂时存储CPU当前正在使用的指令和数据。2、存取速度⑴存取时间Ta

（访问时间，MemoryAccessTime）由系统规定取决于存储器芯片从启动一次存储器操作到完成该操作所经历的时间。⑵存储周期Tm

（读写周期，MemoryCycleTime）连续启动2次独立的存储器操作所需间隔的最小时间。一般Tm>TaBm是存储器被连续访问时可以提供的数据传输率（bit/s）⑶主存带宽Bm提高主存带宽的措施：缩短存取周期，增加存储字长W，增加存储体。Bm=W/Tm当总线宽度w与存储器字长W不一致时，Bm=w/Tm存储器芯片内部：地Y0址Y1译Y2码Y3器存储单元00存储单元01存储单元10存储单元11A0A1行地址译码列地址译码A0A1A3A2读写控制

I/ORowAddressColumnAddress4×4存储矩阵0001101111100100三态输出

地址线条数N，可寻址2N单元§4.2.2半导体存储器芯片存储器芯片外部：（符号，引脚）SRAM芯片：ROM（PROM，EPROM，E2PROM）芯片：常见：×8，×4常见：×8A0……A91024×4RAMI/O0I/O1I/O2I/O3

A0……A9

1024×4ROMD0D1D2D3主存储器的读写时序1．存储器读的时序CPU把要访问的存储单元地址送上地址总线AB，发存储器读命令存储器读周期被选中的存储器芯片对地址译码，打开三态门将选中的单元内容送上数据总线DB，CPU从DB读入数据。AddressData地址总线AB数据总线DB2．存储器写的时序

CPU把要访问的存储单元地址送上地址总线AB，把要写的数据送上数据总线DB，发存储器写命令。被选中的存储器芯片对地址译码，将DB上的数据写入选中的存储单元。AddressData地址总线AB数据总线DB存储器写周期动态存储器DynamicRAMDynamicrandomaccessmemory(DRAM)isatypeofrandomaccessmemorythatstoreseachbitofdatainaseparatecapacitorwithinanintegratedcircuit.TheadvantageofDRAMisitsstructuralsimplicity:onlyonetransistorandacapacitorarerequiredperbit,comparedtosixtransistorsinSRAM.ThisallowsDRAMtoreachveryhighdensity.Dynamicrandomaccessmemoryisproducedasintegratedcircuits(ICs)bondedandmountedintoplasticpackageswithmetalpinsforconnectiontocontrolsignalsandbuses.Sincerealcapacitorsleakcharge,theinformationeventuallyfadesunlessthecapacitorchargeisrefreshedperiodically.Becauseofthisrefreshrequirement,itisadynamicmemoryasopposedtoSRAMandotherstaticmemory.1．动态存储器芯片

DRAM芯片的集成度高，容量大，速度不高（50~100ns），功耗低，价格低。为了进一步降低芯片的封装成本，还设法减少芯片的引脚数。采用地址线复用和多字1位等方法。将地址分两次送入存储器芯片，内部有行地址锁存和列地址