数字电子技术基础-第8章-可编程逻辑器件与VHDL语言

第八章可编程逻辑器件与VHDL语言第一节可编程逻辑器件概述一、可编程逻辑器件的发展历史二、可编程逻辑器件的分类（一）按集成度分类1．低密度可编程逻辑器件LDPLD（LowDensityPLD）2．高密度可编程逻辑器件HDPLD（HighDensityPLD）(二)按基本结构分类

(三)按编程工艺分类1．熔丝（Fuse）或反熔丝（Anti-Fuse）编程工艺的器件2．UVEPROM编程工艺的器件3．EEPROM编程工艺的器件4．FLASH（闪速存储器）编程工艺的器件5．SRAM编程工艺的器件(四)按照制造工艺，还可分为双极型和MOS型(五)其它分类方法三、可编程逻辑器件中信号连接关系的表示和门电路的惯用画法四、与-或阵列图第二节可编程逻辑器件一、PROM器件PROM器件的结构和使用方法在第七章中已详细讲述，此处不再赘述。PROM的与阵列固定，与阵列输出的乘积项全部是最小项，或阵列可编程。用PROM实现组合逻辑函数时不用化简，直接应用最小项表达式即可例8-1

用适当容量的PROM实现两位二进制数快速乘法器，要求画出与-或阵列图。二、可编程逻辑阵列PLA器件四、高密度可编程逻辑器件（HDPLD）（一）现场可编程门阵列（FPGA）（二）复杂可编程逻辑器件（CPLD）第三节硬件描述语言VHDL的基本语法一、硬件描述语言概述硬件描述语言（HardwareDescriptionLanguage，HDL）是硬件设计者和电子设计自动化（ElectronicDesignAutomation，EDA）工具之间的界面。设计者使用HDL来描述自己的设计方案（或设计要求、设计意图），并把这个描述告诉EDA工具，最后在EDA工具的帮助下进行详细设计和验证。EDA工具主要包括模拟（仿真）软件和综合软件。行为描述文件和输入信号激励作为模拟（仿真）软件的输入，待模拟（仿真）软件处理后，得到输出信号的波形图。行为描述文件和约束条件文件作为综合软件的输入，待综合软件处理后，得到网表和报告文件。（一）成为IEEE标准的两种HDL

1．VHDL2．Verilog-HDL

（二）VHDL简介1．描述2．模拟的模型3．综合的模型（三）VHDL语言的特点1．象汉语、英语一样是一种高级语言，只不过在语法、词汇方面要简单得多，专用于描述硬件。2．可读性好。因为是高级语言，比逻辑符号图更易理解。3．VHDL语言本身生命周期长。因为与工艺无关，不会因工艺的过时而使电路描述过时。4．支持大规模设计的分解和已有设计的再利用。5．VHDL已成为标准，得到众多EDA公司的支持，可适用于多种工作平台。而其它输入方式与特定环境有关，不能重复使用。（四）学习VHDL语言应注意的几个问题1．了解VHDL语言模拟器是如何模拟代码的过程有助于弄清一些VHDL语句的语义，而对语义有一个清楚地理解可使你能够精练准确地进行VHDL代码编写。目前常用的VHDL模拟软件有ActiveHDL和Modelsim。2．VHDL语言的有些构造，较多的是专用于模拟和验证而不是综合，综合软件也许会忽略掉这样的构造和规则。VHDL是基于模拟的语言，它所提供的行为描述的一切方便手段实际上都是为建立模拟模型的。3．用于模拟的模型和用于综合的模型有差别。4．为综合而写的代码可以进行模拟，但不是所有为模拟而写的代码可以用来综合。5．应大致了解综合软件的工作原理。目前常用的综合软件有Synplicity公司的Synplify

和SynplifyPro软件，Synopsys公司的FPGAExpress软件，Mentor公司的LeonardoSpectrum软件，Xilinx公司的XST(XilinxSynthesisTechnology)软件。6．将VHDL和CPLD、FPGA的学习结合起来。7．应基本熟悉CPLD、FPGA器件的逻辑资源。二、基本的VHDL模型第五节基本硬件电路模块的VHDL模型一、二输入与门的VHDL描述ENTITYand2_gateISPORT(a,b:INBit;y:OUTBit);ENDand2_gate;ARCHITECTUREbasicOFand2_gateISBEGINPROCESS(a,b)BEGINy<=aANDb;ENDPROCESSand2_behavior;ENDbasic;QuartusⅡ5.0软件使用简介一、使用工程向导建立工程二、建立设计文件三、综合点击Pro