逻辑代数基础

第13章数字集成电路第一页，共八十四页。

13.2逻辑代数基础

逻辑代数又称布尔代数，是分析与设计逻辑电路的工具。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。上页下页

基本运算有：乘（与）运算、加（或）运算、求反（非）运算。返回第二页，共八十四页。1.基本运算规则

A•A=0,A•A=A,A=A上页下页A+0=A,A+1=1,A•0=0A•1=A,A+A=1,A+A=A返回第三页，共八十四页。2.逻辑代数的基本定律交换律：A+B=B+A,A•B=B•A结合律：A+(B+C)=(A+B)+CA•(B•C)=(A•B)•C上页下页

A•B=A+B，A+B=A•B吸收定律：A+AB=A+B,A+AB=A反演定理：翻页分配律：A(B+C)=A•B+A•CA+B•C=(A+B)•(A+C)返回第四页，共八十四页。上页下页[例题4.1.1]证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+A(C+BC)=AB+AC本节结束返回第五页，共八十四页。13.3基本逻辑运算与基本逻辑门第六页，共八十四页。上页下页13.3

逻辑函数及其表示方法返回翻页列出输入、输出变量的所有逻辑状态

逻辑状态表：逻辑式：逻辑图：卡诺图：输入输出ABCF

0000

0010010001111000101111011110第七页，共八十四页。上页下页返回翻页用基本运算符号列出输入、输出变量间的逻辑代数式

逻辑状态表：逻辑式：逻辑图：卡诺图：F=ABC+ABC+ABC

第八页，共八十四页。上页下页返回翻页用逻辑符号表示输入、输出变量间的逻辑关系

逻辑状态表：逻辑式：逻辑图：卡诺图：ABCABCABCF111&&&&＞1第九页，共八十四页。上页下页返回翻页与变量的最小项对应的按一定规则排列的方格图

逻辑状态表：逻辑式：逻辑图：卡诺图：ABC0101111000

1001011

0第十页，共八十四页。上页下页返回翻页

设一个三输入变量的偶数判别电路，输入变量为A，B，C，输出变量为F。当输入变量中有偶数个1时，F=1；有奇数个1时，F=0。试用不同的逻辑函数表示法来表示。[例4.2.1]输入输出ABCF

0001

0010010001111000101111011110

三个输入变量的最小项有23=8个，即有8个组合状态，将这8个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，如表所示。解：(1

)逻辑状态表第十一页，共八十四页。上页下页返回

把逻辑状态表中的输入，输出变量写成与—或形式的逻辑表达式，将F=1的各状态表示成全部输入变量的与函数，并将总输出表示成这些与项的或函数，即逻辑表达式：F=ABC+ABC+ABC+ABC翻页输入输出ABCF

0001

0010010001111000101111111110(2)

逻辑表达式第十二页，共八十四页。上页下页返回

若将逻辑表达式中的逻辑运算关系用相应的图形符号和连线表示，则构成逻辑图。ABCABCABCF111&&&&＞1若将逻辑状态表按一定规则行列式化则构成图下图所示。ABC0101111000

1001011

0(卡诺图内容见节）翻页(3)

逻辑图(4)卡诺图第十三页，共八十四页。

逻辑函数的化简通常有以下两种方法：1.应用运算法则化简*2.应用卡诺图化简13.4逻辑函数的化简上页下页返回翻页第十四页，共八十四页。1.应用运算法则化简化简逻辑式子应用较多的公式：

A+1=1,AA=0

A+A=1,A+A=A

AA=A,A=AAB=A+BA+B=ABA+AB=A上页下页返回翻页第十五页，共八十四页。解：Y=AB(1+C+D+E)=AB=(AB+A)+B=A+B利用A+1=1运算法则！解：Y=AB+AB=AB+A+B利用AB=A+B

运算法则！利用A+AB=A

运算法则！上页下页返回翻页化简Y=AB+ABC+AB(D+E)[例题4.2.1]化简Y=ABAB[例题4.2.2]第十六页，共八十四页。*2.卡诺图的表示及其化简任何一个逻辑函数都可以表示为若干最小项之和的形式二到五变量最小项的卡诺图AB

m0

1010

ABAB

m0

AB

m3

AB

m2

AB

m1

ABC0101111000m0m1m4m5m2m6m3m7二变量卡诺图三变量卡诺图m0m1m2m4m5m6m8m9m10m11m14m7m3m12m13m14ABCD0001111000011110四变量卡诺图m2m24CDEABm0m1m3m6m7m5m4m8m9m11m10m2m14m15m13m12m25m26m27m30m31m29m28m16m24m17m19m18m22m23m21m20五变量卡诺图上页下页

卡诺图的表示：返回翻页第十七页，共八十四页。化简步骤：●

将函数化为最小项之和的形式●画出表示该逻辑函数的卡诺图●找出可以合并的最小项●

选取化简后的乘积项选取原则是：●这些乘积项应包含函数式中所有的最小项●所用的乘积项数目最少●

每个乘积项包含的因子最少上页下页返回翻页

卡诺图化简第十八页，共八十四页。解：●画出函数Y的卡诺图BCA0001111001对应

AC

项：

因为AC=A（B+B）C=ABC+ABC所填入项应是

ABCABC即m4m6

为111对应AC

项：m1m3

为111对应BC

项：m2m6

为11对应BC

项：m1m5

为100●找出合并最小项1●选取化简乘积项ACBCAB●Y=AC+BC+AB注意：找出合并最小项的方案会有多种上页返回下页本节结束

用卡诺图化简法将下式化简为最简与—

或函数式Y=AC+AC+BC+BC

[例题4.2.3]第十九页，共八十四页。“与”门ABF＆F=AB“与非”门FAB＆F=AB“或非”门ABF≥1F=A+B“或”门AB≥1FF=A+B“非”门1FAF=A名称图形符号逻辑表达式功能说明输入全1，输出为1输入有0，输出为0输入有1，输出为1输入全0，输出为0输入为1，输出为0输入为0，输出为1输入全1，输出为0输入有0，输出为1输入有1，输出为0输入全0，输出为1复习基本门电路上页下页返回翻页第二十页，共八十四页。13.5组合逻辑电路的分析与设计上页下页返回第二十一页，共八十四页。

组合逻辑电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。上页下页返回翻页

把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组合逻辑电路。概述第二十二页，共八十四页。一.组合逻辑电路的分析

步骤：

1.根据已知逻辑电路图写出逻辑式2.对逻辑式进行化简3.根据最简逻辑式列出逻辑状态表4.根据逻辑状态表分析逻辑功能上页下页返回翻页第二十三页，共八十四页。分析图示逻辑电路的功能AB＆＆＆＆FAAB

AABBABBAB

解：1.逻辑式

F=AABBAB

F=AAB+BAB

=A（A+B）+B（A+B）=AB+BA状态表：ABF00001101110符号：ABF=13.逻辑功能：异或关系上页下页AB返回翻页利用AB=A+B

运算法则！利用A.A=0

运算法则！2.化简：F=AB+AB=AB[例题1]第二十四页，共八十四页。1+UCCKATYRAB11＆＆＆+5V1001两地控制一灯电路Y=1时：灯亮Y=0时：灯灭逻辑关系：

开关输出灯

ABY

000

灭

011

亮

101

亮

110

灭上页下页返回翻页011001第二十五页，共八十四页。二.组合逻辑电路的设计步骤：1.根据逻辑要求列出逻辑状态表2.根据状态表写出逻辑式3.对逻辑式进行化简4.根据最简逻辑式画出逻辑电路图上页下页返回翻页第二十六页，共八十四页。

设计一逻辑电路供三人（ABC）表决使用。每人有一电键，如果他赞成，就按电键，表示1;如果不赞成，不按电键，表示0。表决结果用指示灯来表示，如果多数赞成，则指示灯亮

F=1，反之则不亮F=0

。解：1.列出逻辑状态表ABCF0000010100111001011101112.写出逻辑式对应F

为1的项有4种输入组合F=ABC+ABC+ABC+ABC上页下页返回翻页00010111[例题2]第二十七页，共八十四页。3.化简：F4.画出逻辑电路图上页下页返回翻页

=ABC+ABC+ABC+ABCF=AB+BC+AC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）＆＆＆≥1ABCF第二十八页，共八十四页。13.4.2

加法器一.半加器：只求本位相加，不计低位进位半加器逻辑状态表(A.B:两个相加位；

S：半加和C：进位数；）2.逻辑关系式：S=AB+AB=ABC=AB=AB上页下页返回翻页ABSC0000011010101101第二十九页，共八十四页。“与非”门实现3.逻辑图“异或”门实现半加器符号ABSC∑C0上页下页ABSC=1&ABS＆＆＆1＆C返回翻页S=AB+AB=ABC=AB=AB第三十页，共八十四页。二.全加器：本位相加，并计低位进位全加器的逻辑状态表：上页下页返回翻页（An，Bn：两个相加位；Cn

－1

：低位来的进位数；Sn：全加和Cn：进位数；）

An

Bn

Cn-1

Sn

Cn0000000110010100110110010101011100111111第三十一页，共八十四页。上页下页返回翻页AnBnCn-1Sn=AnBnCn-1++AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn=AnBnCn-1+2.逻辑式An

Bn

Cn-1

Sn

Cn0

0

000001

1

0

010

1

0

011

0

1

1

0

0

1

0

1

0

1

0

11

1

0

0

11

1

1

1

1第三十二页，共八十四页。AnBnCn-1AnBnCn-1++AnBnCn-1+AnBnCn-1Sn==AnBnCn-1（+AnBn）+Cn-1（AnBn+AnBn）=SCn-1+SCn-1AnBnAnBn+S=则：S=AnBn+AnBn令：，证明：AnBn+AnBnS=（=An+Bn）（An+Bn）3.化简AnBnAnBn=+=AnAn+AnBnAnBnBnBn+AnBn=AnBn+上页下页返回翻页=SCn-1第三十三页，共八十四页。AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn==Cn-1（AnBn+AnBn）+AnBn（Cn-1+Cn-1）=Cn-1（AnBn+AnBn）+AnBnCn-1=S+AnBn=SCn-1+SCn-1=SCn-1SnS=AnBn+AnBnCn-1=S+AnBnCn上页下页返回翻页第三十四页，共八十四页。4.全加器逻辑图AnBnCn-1SnCn∑∑≥1C0C01111010设：An=1，Bn=1

Cn-1=1

则：Sn=1

Cn=11AnBnCn-1SnCn∑CIC03.全加器符号上页下页返回翻页Cn-1=S+AnBnCn=SCn-1+SCn-1SnAnBnS=AnBn+SCC=AnBnSCn-1第三十五页，共八十四页。

实现两个四位二进制数的加法运算。

A—1101；B—1011

用四个全加器组成串联电路C3A3B3S3S2S1S0A2A1A0B2B1B0∑∑∑∑C0CIC0CIC0CIC0CIC1C2C011011011=0=1=0=1=0=1=1=1特点：串行进位；运算速度慢；电路简单；加法运算电路是微型机CPU中一个关键部件上页下页返回翻页1

1

0

1（A）（B）（S）+1

0

1

1

11

0

0

0[例题3]第三十六页，共八十四页。13.6

编码器、译码器编码过程1.确定二进制代码位数：n位二进制有2

个代码n2.列编码表3.由编码表写逻辑式4.画逻辑图上页下页1.编码器：

编码就是用二进制代码来表示一个给定的十进制数或字符。完成这一功能的逻辑电路称为编码器。返回翻页第三十七页，共八十四页。

二——十进制编码器将09用相应二进制代码表示，称二——十进制代码即BCD码～8421BCD码编码表：输出输入十进制数Y3

Y2

Y1

Y00（I0）

0

0

0

01（I1）0

0

0

12（I2）

0

0

1

03（I3）

0

0

1

14（I4）0

1

0

05（I5）0

1

0

16（I6）0

1

1

07（I7）0

1

1

18（I8）1

0

0

09（I9）1

0

0

1Y3=I8+I9=I8

I9Y2=I4+I5+I6+I7=I4

I5I6

I7Y1=I2+I3+I6+I7=I2

I3I6I7Y0=I1+I3+I5+I7+I9=I1

I3I5I7I9上页下页

二进制代码位数：四位

编码表：

逻辑式：返回翻页第三十八页，共八十四页。S9S0S1S3S5S7S8S2S4S61357092468I0I1I2I4I5I6I7I8I9+5V1kΩ×10Y3Y2Y1Y00100I3＆＆＆＆设：输入为4则：Y3

Y2Y1Y0

为0100上页0

逻辑图返回翻页设：输入为9则：Y3

Y2Y1Y0

为1001001001下页第三十九页，共八十四页。2.译码器

译码器也称解码器。它是编码的逆过程。上页返回翻页二进制译码器：译码过程

（3/8译码器）3线——8线译码器2线——4线译码器

（2/4译码器）4线——16线译码器

（4/16译码器）1.列出译码器的状态表2.由状态表写出逻辑式3.画出逻辑图下页第四十页，共八十四页。输入输出ABCY0Y1Y2Y3Y4Y5Y6Y7

0000

1111111

00110111111

01011011111

011111

0111110011110111

10111111

011

11011111101

11111111110上页下页返回翻页译码器逻辑式：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC3/8译码器状态表第四十一页，共八十四页。B

＆＆

＆

＆

＆

＆

＆

＆

1

1

1

A

A

B

C

C

注：输出低电平有效上页下页返回翻页3/8译码器逻辑图ABC11111011Y0Y1Y2Y3Y5Y6Y7101100110Y4第四十二页，共八十四页。七段显示译码器逻辑状态表CT74LS247译码器+UCCfgabced161412101357A1A2LTBIRBIA3GN0试灯输入端灭灯输入端灭0输入端LTRBIBI的作用上页LTRBIBI作用显示0×1

试灯

8××0灭灯全灭1

0

1

灭0

灭0下页输入输出显示A3A2A1A0abcdefg

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

1

00

1

1

1

1

10

0

1

1

1

0

0

0

1

1

0

30

0

1

0

0

0

1

0

0

1

0

20

1

0

0

1

0

0

1

1

0

040

1

0

1

0

1

0

0

1

0

0

50

1

1

0

0

1

0

0

0

0

060

1

1

1

0

0

0

1

1

1

171

0

0

0

0

0

0

0

0

0

0

81

0

0

1

0

0

0

0

1

0

0

9返回翻页fbecdaghfgabedch共阳极接法第四十三页，共八十四页。CT74LS247A3A2A1A0+5VLTBIabdefgcRBIc七段译码器与数码管的连接图来自计数器限流电阻试灯全灭RBILT显示000000000001灭0显示11111上页下页abcefg返回本节结束1LTRBIBI作用显示0×1

试灯

8××0灭灯全灭1

0

1

灭0

灭0d第四十四页，共八十四页。上页下页13.7时序逻辑电路返回第四十五页，共八十四页。

时序逻辑电路的特点：时序逻辑电路是由触发器和组合逻辑电路组成的。

时序逻辑电路的输出不仅与当前的输入状态有关，而且与电路原来状态(触发器的状态）有关。

所谓”时序”是指电路的状态与时间顺序有密切的关系。

时序逻辑电路分为：同步时序逻辑电路和异步时序逻辑电路。上页下页返回翻页概述第四十六页，共八十四页。

触发器分为:

RS触发器、D触发器、

JK触发器和T触发器。上页下页

1）具有0和1两个稳定状态。在触发信号作用下,可以从一种稳定状态转换到另一种稳定状态。

返回翻页2）具有记忆功能。

触发器的状态不仅和当时的输入有关,而且和以前的输出状态有关,这是触发器和门电路的最大区别。13.7.1触发器第四十七页，共八十四页。QQ、两个输出分别记

;1

基本RS触发器

特点：电路组成QQSR两个输入分别记为。SR、S、R均是低电平有效。1）两个输出端Q、Q的状态相反；2）具有两个稳定状态：一个称之0态（Q=0，Q=1）一个称之1态（Q=1，

Q=0）3）若外加适当的信号，能实现两种稳态的相互转换。两个与非门组成，输出输入交叉连接。上页下页返回翻页10＆＆G1G2第四十八页，共八十四页。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（1）当

SD=1

RD=0

时如果

Qn

=1

Qn=0

时则

Qn+1

=0

Qn+1=1Q

从1态翻转至

0

态如果

Qn

=0

Qn=1

时则

Qn+1

=0

Qn+1=1

时Q

维持0态不变01100011上页下页11RD

：置0端，复位端返回翻页

工作原理基本RS触发器1101100第四十九页，共八十四页。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（2）当

SD=0RD=1时如果

Qn

=1Qn

=0时则

Qn+1

=1

Qn+1=0Q

从0态翻转至

1态如果

Qn

=0

Qn

=1

时则

Qn+1

=1Qn+1=0Q

维持态“1”不变10101001上页下页1111SD：置1端，或置位端返回翻页000110第五十页，共八十四页。＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（3）当

SD=1

RD=1

时如果

Qn

=1

Qn

=0

时则

Qn+1

=0

Qn+1=1如果

Qn

=0

Qn

=1

时则

Qn+1=1

Qn+1=0Q

维持1态不变Q

维持0态不变当SDRD保持高电平不变时，输出端原态不变。11111100110000110011上页下页返回翻页第五十一页，共八十四页。SDRDQQ＆G1＆G21100则

Q

=1

Q=1此种情况1.Q与Q

不符合逻辑相反要求;2.负脉冲除去时，Q态不确定.禁止禁止禁止上页下页返回翻页当

SD=0

RD=0

时（4）第五十二页，共八十四页。SDRDQQ＆G1＆G2基本RS触发器逻辑状态转换表SDRDQn+10

1

1

置位1

0

0

复位1

1

Qn

记忆0

0

不定

禁止符号SDRDQQSD——置位端RD——复位端上页下页返回翻页第五十三页，共八十四页。

C

S

R

Qn+1

0××Qn＆G3SCPR＆G4＆G1＆G2RDSDQQ0111

当CP=0时，G3、G4门被封锁，无论S、R端加什么信号，它们输出全是1，触发器保持原来状态不变。101.同步RS触发器符号逻辑状态表

1

1

0

1

0

1

1

0

0

1

1

110Qn禁止不定上页下页G3

与

G4构成导引控制电路，CP为控制端。

2

同步RS触发器和D锁存器

在CP=1时,R、S的变化才能引起触发器翻转。为正脉冲触发。返回翻页1111010011010101110011SdRdSCRQQC

直接置1端

直接置0端第五十四页，共八十四页。CSR工作波形图000010000000101100110110100010111110不定Q上页下页返回翻页C=1时：逻辑状态表S

R

Qn+11

0

10

1

00

0

Qn1

1

不定SdRdSCRQQC第五十五页，共八十四页。2.同步D锁存器触发方式:正脉冲特点：只有一个输入端，仅用于锁存数据。

CP

D

Qn+1

0

Qn逻辑状态表1

1

11

0

00

0011101010上页下页返回翻页

0

Qn+1=D逻辑函数式CPQQSD＆G1＆G2＆G4＆G3RSD10111011第五十六页，共八十四页。3正边沿D触发器

所谓边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的输入信号决定，在此以前或以后输入信号的变化不会影响触发器的状态。正边沿触发：时钟脉冲的上升沿来到时有效。负边沿触发：时钟脉冲的下降沿来到时有效。边沿触发器的特点：边沿触发器的分类：上页下页返回翻页

来一个时钟脉冲，触发器翻转一次且只能翻转一次。第五十七页，共八十四页。D

QnQn+1置1置0

Qn+1=D特性方程触发方式：边沿触发型，且上升沿有效。Qn+1跟随D

0

1

0

1

0

10

0

01

1

1

10触发器逻辑状态转换表正边沿触发的D触发器上页下页返回翻页SDRDQQCPDSC11DR符号第五十八页，共八十四页。CP

已知正边沿触发D触发器CP和D端的波形，试画出输出端Q的波形。

DQQn+1=D上页下页返回翻页0[例题1]第五十九页，共八十四页。D触发器转换为J-K触发器4负边沿触发的JK触发器

D=J+Qn

+K

Qn=J

Qn

+

K

Qn上页下页返回翻页Qn+1=JQn+KQnJK触发器的特性方程：KJCP1

CQQD&≥1≥1第六十页，共八十四页。JK

QnQn+11

0

0

11

0

1

110

1

0

00

1

1

001

1

0

11

1

1

0Qn0

0

0

00

0

1

1Qn保持功能置1

功能置0

功能计数功能

Qn+1跟随J变化Qn+1=J

Qn+K

QnJK触发器逻辑状态表上页下页返回翻页功能第六十一页，共八十四页。符号J

K

Qn+1

功能0

0

Qn

记忆1

0

1

置11

1

Qn

计数0

1

0

置0JK触发器逻辑状态简化表上页下页随J变化

返回翻页JCKRDSDQQ第六十二页，共八十四页。QJKQn+1

功能0

0

Qn

记忆1

0

1

置11

1

Qn

计数0

1

0

置0随J变化

J

K

Qn+1

功能JK触发器逻辑状态简化表：波形图

：CPRDKJ上页下页返回翻页1第六十三页，共八十四页。Q0Q2Q1SDCP用JK触发器构成计数器1111110210131004011501060017000111J

K

Qn+11

1

Qn0

1

00

0

Qn1

0

1上页下页返回本节结束第六十四页，共八十四页。

分析电路的组成；

写出组合逻辑电路对外输出的逻辑表达式；

写出各个触发器输入端的逻辑函数表达式；

上页下页返回翻页

时序逻辑电路的分析方法

把各个触发器输入端的逻辑函数表达式代入触发器的特性方程，得出各触发器的状态方程

根据状态方程和输出方程，列出逻辑状态表，画出波形图，确定该时序电路的状态变化规和逻辑功能。

分析时序逻辑电路的步骤：第六十五页，共八十四页。上页下页返回

分析图示时序逻辑电路的功能。（设初始状态Q2

Q1Q0=011）解：输入端驱动方程为：翻页[例1]Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP预置Q0111J0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

第六十六页，共八十四页。上页下页返回

分析图示时序逻辑电路的功能。（设初始状态Q2

Q1Q0=011）翻页[例1]Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP预置Q0111则状态方程为：代入JK触发器特性方程

Qn+1=JQn+KQn

Q0n+1=Q2nQ1n+1=Q0nQ2n+1=Q1nJ0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

第六十七页，共八十四页。上页下页返回

分析图示时序逻辑电路的功能。（设初始状态Q2

Q1Q0=011）Q2Q2Q1Q1Q1Q0Q0Q2J2K2J1K1J0K0SSRCP预置状态转换表解：输入端驱动方程为：则状态方程为：Q0n+1=Q2nQ1n+1=Q0nQ2n+1=Q1n

依状态转换表分析，该电路为一顺序脉冲发生电路。翻页J0=Q2n，K0=Q2

nJ1=Q0n，K1=Q0nJ2=Q1n，K2=Q1

n

Qn+1=JQn+KQn

[例1]Q0111代入JK触发器特性方程Q2nQ2n+1Q1n+1Q1nQ0nQ0n+1现态次态0

1

11

1

01

1

01

0

10

111

0

1第六十八页，共八十四页。1寄存器

寄存器用来暂时存放参与运算的数据和运算结果。一位触发器可寄存一位二进制数，存多少位数，就用多少个触发器。寄存器分为数码寄存器和移位寄存器。上页下页●●●●●●●●●●●●返回翻页第六十九页，共八十四页。由D触发器构成的四位数码寄存器寄存二进制数：10111011清零寄存0000特点：并行入并行出1011上页下页返回翻页D＞F3D＞

F2D＞

F1D＞F0○○○○○○○○○○○Q3Q2Q1Q0d0d1d2d3RDCP0111○第七十页，共八十四页。

Q

JF3Q

Q

JF2

Q

Q

JF1

Q

Q

JF0

Q＜＜＜K

K

K

K

＜○○○

移位寄存器移位寄存器具有存放数码和移位的功能单向移位寄存器○○○○○○○○○1○○○○○○○○○○Q0Q1Q2Q3DRDCP寄存二进制数：101100001011寄存1124特点：串行入、并行或串行出清零11122201333011444011上页下页返回翻页第七十一页，共八十四页。双向移位寄存器上页下页返回1FA>1&&DQAFB>1&&DQBFC>1&&DQCFD>1&&DQDCP○○○M○○○○○○○DRDL位移控制端右移串行输入端

功能：数码既可以左移，也可以右移。左移串行输入端

翻页M

=1时：实现右移M

=0时：实现左移10QA=DR，n+1QB=n+1QA，QC=n+1QB，QD=n+1QC0000寄存：1011124111222333444111010清零0000第七十二页，共八十四页。1计数器

计数器是计算机及各种数字逻辑系统的基本部件之一，它能累计输入脉冲数目或根据控制脉冲节奏进行加减法计数。计数器分为两大类：●同步计数器●异步计数器上页下页返回翻页第七十三页，共八十四页。CPRD○1.二进制计数器异步二进制加法计数器（四位）上页下页00001011001000000100返回翻页第七十四页，共八十四页。计数工作波形图：特点：结构简单，但各触发信号逐级传递，计数速度慢。上页下页12345678910111213141516Q0Q1Q2Q3返回翻页0000100000011100第七十五页，共八十四页。同步四位二进制加法计数器Q3

JF3

KQ3Q2Q1Q0Q2

JF2

KQ1

JF1

KQ0

JF0

KRDC＜＜＜＜J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2，工作过程：清零计数100000000011上页下页00001000返回翻页11＆＆＆＆第七十六页，共八十四页。输入输出逻辑状态对应关系表上页下页Q3

Q2

Q1

Q0

J0

=K0=1J1=K1=Q0

J2

=K2=Q0

Q1

J3

=K3=Q0

Q1Q20000110

0

00

0

00001111

1

00

0

0001011000

0

0

0001

1111

1

11

0

00100110

0

00

0

00101111

1

00

0

001

10110

0

0

0

0

001

1

1111

1

11

1

11000特点：各触发器同步动作返回翻页第七十七页，共八十四页。2.十进制计数器状态表：十进制数Q3

Q2

Q1

Q0000002