第5章微机原理

第5章存储器

5.1存储器概述

5.2RAM存储器

5.3ROM存储器

5.4存储器的扩展设计

5.5高速缓冲存储器Cache

5.6虚拟存储器及其管理技术重点：①存储器的分类

；②半导体存储器的构成

；③存储器的扩展

难点：存储器的扩展

1一、存储器的分类

5.1存储器概述

从制造工艺的角度可分为：从存取方式,半导体存储器分为：RAM、ROM。半导体存储器双极型MOS型对存储器的操作通常分为两类：写——即把信息存入存储器的过程。读——即从存储器中取出信息的过程。按存储介质可分为半导体存储器、磁介质存储器和光存储器按存储器与CPU的耦合程度可分为内存和外存。内存由半导体存储器构成25.1存储器概述

RAM特点：①可随时读出，也可随时写入数据；②断电后存储的数据随之消失，具有易失性。用途：用于存放中间计算结果、堆栈等。ROM特点：①只能读出，不能写入；②存储的数据不会因断电而消失，具有非易失性。用途：存放固定的程序：如BIOS程序、监控程序等。3二、存储器的构成

5.1存储器概述

45.1存储器概述

1、存储体（存储矩阵）用来存储二进制信息的矩阵，由多个基本存储单元组成，每个基本存储单元有0、1两种状态，可存储1位信息。每个内存单元有一个唯一的地址、可存一位或多位二进制数据存储体与地址线、数据线间的关系地址线越多，地址编码就越长，芯片存储单元就越多数据线越多，一次可访问的数据就越长，每个存储单元存放的位越多。存储器芯片容量如何计算？

存储器芯片容量＝芯片的存储单元的个（字）数*每个存储单元的位数(即数据线条数)。若：芯片地址线的条数为M、数据线条数为N

则芯片容量为：2M*N。55.1存储器概述

2、地址译码器功能：根据输入的地址编码，选中芯片内某个特定的存储单元。芯片内的地址译码可采用：单译码结构(线性排列)和双译码结构(矩阵形式排列)。3、读/写驱动器

：用以控制被选中的单元数据的读出或写入4、数据寄存器：用于暂时存放从存储单元读出的数据，或从CPU或I/O端口送出的要写入存储器的数据5、读/写控制逻辑：读/写控制逻辑接收来自CPU的启动、片选、读/写及清除命令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读/写操作。存储器的片选端一般用CS或CE来表示。存储体由多片组成，当选中某一片时，表明此片有效，此片所连的地址线才有效，可以对该芯片进行读写操作；无效时，芯片与数据总线隔离，并可降低芯片内部功耗。6三、存储器的性能指标1．存储容量

2．存取速度

3．可靠性

4．性能价格比5．功耗

5.1存储器概述

容量越大，存取速度赿快7四、存储系统的体系结构5.1存储器概述

Cache容量较小，工作速度几乎与CPU相当。CPU内的寄存器、Cache、主存、外存都可以存储信息，它们各有自己的特点和用途。它们的容量从小到大，而存取速度是从快到慢，价格与功耗从高到低。8一、SRAM存储器5.2RAM存储器1、SRAM

特点

优点:数据由触发器记忆,只要不断电,数据就能永久保存。缺点:存储单元所用的管子数目多,功耗大,集成度受到限制。2、SRAM的基本存储电路

95.2RAM存储器3、SRAM的基本结构

内部由存储矩阵、地址译码器、读/写控制逻辑与三态双向缓冲器等组成。

SRAM大多数都采用复合译码方式，而不采用线译码105.2RAM存储器4、典型的SRAM芯片SRAM典型芯片有Intel2114、6116，6264，62128，62256等容量：2kB=2k8bit，因为SRAM内部都是按字节组成的。地址线：11条，7条用于行地址，4条用于列地址。数据线：8条，按字节输入、输出。存储体：128168=16384个存储单元。控制线：3条，OE,WE,CS。如6116芯片115.2RAM存储器3条控制线的作用共同决定了6116的操作方式（1）写入。当和为低电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元（2）读出。当和为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。（3）保持。当为高电平、和为任意时，芯片未被选中，处于保持状态，数据线呈现高阻态

125.2RAM存储器二、DRAM存储器优点:存储单元所用的管子数目少,功耗小,集成度高。缺点:为避免存储数据的丢失,必须定期刷新。特点：内存由DRAM组成为什么DRAM要不断地刷新？DRAM是靠电容Cs存储信息的，Cs有电荷时为逻辑“1”，没有电荷时为逻辑“0”。但由于任何电容都存在漏电，因此当电容Cs存有电荷时，过一段时间由于电容的放电会导致电荷流失，信息也会丢失，解决的办法是刷新，即每隔一定时间（大约1~4ms）就要刷新一次。135.2RAM存储器1、DRAM基本存储电路由存储部分Cs和选择电路T1、T2构成，其中T1、T2是MOS开关管。这种电路的优点是结构简单、集成度较高且功耗小；缺点是列线对地间的寄生电容大，噪声干扰也大

145.2RAM存储器2、DRAM的基本结构DRAM芯片都设计成了位结构形式，即每个存储单元只有一位数据位，一个芯片上含有若干字，如4K×1位、8K×1位、16K×1位等，这种结构形式是DRAM芯片的结构特点之一；另一特点是在访问DRAM时，访问地址需要分两次打入。典型的DRAM芯片有：64K×1位、64K×4位、1M×1位和1M×4位等。如：2164A是64K×1位的DRAM芯片

3、典型的DRAM芯片155.3ROM存储器一、掩膜ROM掩膜ROM是厂家根据用户的要求采用掩膜技术把程序和数据在制作集成电路时就已写入完成。一旦制造完毕，存储器的内容就被固定下来，用户不能修改。使用时，只能读出，不能写入。若要修改，就只能重新设计掩膜。二、可编程ROM（PROM）PROM内部采用多发射极（8个）熔丝式PROM结构。每一个发射极通过一个熔丝与位线相连，管子工作于射极输出器状态。熔丝一旦烧断，不可逆转，所以只能一次编程写入。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次。165.3ROM存储器三、可擦除可编程的ROM（EPROM）EPROM是一种可以多次进行擦除和重写的ROM，允许用户按照规定的方法对芯片进行多次编程，当需要改写时，通过紫外线灯制作的抹除器照射约15～20分钟，便可使存储器全部复原，用户可以再次写入新的内容。使用时需要注意，应在玻璃窗口处用不透明的纸封严，以免信息丢失。典型的EPROM芯片有：2716

、2732、27128、27256、27512等，如图为2732A的引脚信号图。有读出、待用、编程、编程禁止、输出禁止和Intel标识符共6种操作方式

175.3ROM存储器四、电可擦除可编程的ROM（E2PROM）

E2PROM用电擦除，可重复擦写100次，并且擦除的速度要快的多。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，所以，E2PROM兼有RAM和ROM的双重功能特点；E2PROM的另一个优点是擦除可以按字节分别进行。由于字节的编程和擦除都只需要10ms，并且不需要特殊装置，因此可以进行在线的编程写入

常见的E2PROM芯片Intel公司生产的高压编程芯片2816、2817，低压编程芯片2816A、2817A、2864A，28010和28040等；这些芯片的读出时间为120～250ns，字节擦写时间在10ms左右。185.3ROM存储器195.3ROM存储器五、Flash存储器Flash存储器也称为Flash或闪存，是一种新型的可编程的只读存储器，与E2PROM类似，是一种电擦写ROM，但它们之间有区别。E2PROM按字节擦写，速度慢；而Flash按块擦写，速度快，一般在65～170ns之间，一片可以擦写100万次以上。1、特点（1）按区块或页面组织；除了可进行整个芯片的擦除和编程，还可按字节、区块或页面进行擦除与编程。（2）可进行快速页面写入，大大提高了编程速度。（3）具有内部编程控制逻辑：写入时，由内部逻辑控制操作，CPU可做其他工作。（4）具有在线系统编程能力：擦除与写入无需取下。（5）具有软件和硬件保护能力：可防止有用数据被破坏。205.3ROM存储器2、Flash的应用闪存像RAM一样可在线写入数据，又具有ROM的非易失性，因而可以取代全部的UV-EPRAM和大部分的E2PROM。①监控程序、引导程序或BIOS等基本不变或不经常改变的程序。②闪存条、闪存卡（Flashcard，U盘），数字相机，个人数字助理（PDN),MP3播放器，笔记本等辅存。即将取代软盘存储器和硬磁盘。（因其无机械运动，存取速度快，体积小，可靠性高等优点）215.3ROM存储器3、Flash芯片目前，市场上的Flash产品种类较多，如Intel公司推出的28F系列、美国Atmel公司生产的29系列芯片有AT29C256、AT29C512、AT29C010、AT29C020、AT29C040和AT29C080等，都是影响较大的Flash存储器。如图为AT29C040A存储芯片，容量为512

K×8位，是32个引脚的DIP封装，与Intel

27系列（EPROM）引脚兼容

225.4存储器的扩展设计这是本章的重点内容SRAM、ROM与CPU的连接（存储器容量的扩展）

★存储器要经过译码器等附加电路才能接向CPU主系统★存储器芯片经过扩展才能达到需求扩展的方法：字扩展和位扩展235.4存储器的扩展设计一、存储器芯片与CPU连接概述

存储器芯片通过总线与CPU连接，它们之间要交换地址信息、数据和控制信息。其接口信号如图。A0~AmD0~DnRDWRCSSIZEXTACK/WAIT接口信号说明：地址信号：A0~Am数据信号：D0~Dn读、写信号：RD、WR（有时二者合二为一）片选信号：CS（高地址译码产生）多字节宽度（使能）信号：SIZE

（指明存取的字节数，如字节、字、双字等）握手信号：XTACK（对异步总线为传输应答信号）

WAIT（或READY）对半同步总线为等待请求或准备就绪。245.4存储器的扩展设计1、存储器的地址分配目前生产的存储器芯片，单片容量有限的，总是要由许多片才能组成所需容量的存储器，这就存在一个如何产生选片信号的问题。将存储器芯片与CPU连接前，首先要确定存储容量的大小，并选择相应的存储器芯片。选择好的存储器芯片如何同CPU有机地连接，并能进行有效寻址，这就是所要考虑的存储器地址分配问题。内存分为RAM、ROM，RAM又分为系统区和用户区，用户区又分为数据区和程序区，各个部分如何区分是一个重要问题，这个问题往往是通过译码器来实现的。255.4存储器的扩展设计2、存储器的地址译码

（1）片内译码存储芯片地址线通常应全部与系统的低位地址总线相连。这部分地址的译码是在存储芯片内完成的，称为“片内译码”。设某存储芯片有N根地址线，当该芯片被选中时，其地址线将输入N位地址，芯片在其内部进行N：2N译码；译码后的地址范围为00…000(N位全为0)到11…111(N位全为1)，这种情况称为“全0——全1”。265.4存储器的扩展设计（2）存储器芯片片选端的处理由一个存储芯片或芯片组构成的存储器地址单元有限，因此常常需要在“地址方向”上加以扩充，简称“地址扩充”。在系统存在“地址扩充”的情况下，必须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系统高位地址线与存储芯片片选端相关联的方法来加以实现，但处理上十分灵活。最常用的方法是将片选端与系统的高位地址线相关联；

全译码法：系统的全部高位地址线，均参与对芯片(组)的译码寻址；

部分译码法：在系统的高位地址线中，只有一部分参与对芯片(组)的译码寻址；

线选法：使用系统高位地址线中的某一根，来单独选中某个芯片(组)。27全译码：所有的系统地址线均参与对存储单元的译码寻址,包括片内译码和片选译码。全译码方式所形成的每个存储单元地址都是唯一的，不存在地址重复，但译码电路较复杂、连线较多图示为全译码的例子：采用3-8译码，芯片2764(8K*8)在高位地址A19-A13＝0001110时被选中，其地址范围1C000H—1DFFFH。5.4存储器的扩展设计28部分译码：对存储芯片进行译码寻址时，只有部分高位地址线参与。对被选中的芯片来说，末参与译码的高位地址可以为1、也可以为0；因此，每个存储单元将对应多个地址(地址重复)。使用时，只选取其中的一个，一般都是将未用地址设为0，而得到其可用地址。采用部分译码的方法，可简化译码电路的设计，但由于地址重复，系统的一部分地址空间资源将被浪费掉。5.4存储器的扩展设计29

线选法：如果只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片(组)，这种方法被称为“线选方法”。线选法的优点是构成简单，缺点是地址空间的浪费严重，由于有些地址线未参与译码，所以必然会出现地址重复；此外，当通过线选的芯片(组)增多时还会出现可用地址空间不连续的情况。芯片A19--A15A14A13A12--A0一个可用地址范围

1XXXXX10全0--全104000H--05FFFH2XXXXX01全0--全102000H--03FFFH5.4存储器的扩展设计305.4存储器的扩展设计二、存储器容量的扩展

1、信号线的连接在微型机中CPU对存储器要进行读/写操作，由地址总线给出地址信号；由控制总线（WR/RD）发出读/写控制信号；在数据总线上进行数据的读/写。所以，CPU与存储器连接时，信号线的连接是指：存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线315.4存储器的扩展设计2、位扩展位扩展：指存储器芯片的位数不能满足存储器要求的情况，需在位数方向扩展。若芯片的数据线正好8根，一次可从芯片中访问到8位数据，全部数据线与系统的8位数据总线相连；若芯片的数据线不足8根，一次不能从一个芯片中访问到8位数据，需利用多个芯片扩充数据位这种扩充方式简称“位扩展”，即“位并联”。325.4存储器的扩展设计2114（1）A9～A0I/O4～I/O1片选A10D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数；地址线的相应位、各控制线并联；这些芯片应被看作是一个整体；常被称为“芯片组”。335.4存储器的扩展设计3、字扩展

字扩展可以利用外加译码器控制芯片的片选(CS)输入端实现①各片RAM对应的数据线、读/写线对应并联；②低位地址线也并联起来；③要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。存储系统常需利用多个存储芯片扩充容量，也就是扩充了地址范围；进行“字扩展”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址；这种寻址方法，主要通过将存储器芯片的片选端与系统的高位地址线相关联来实现；345.4存储器的扩展设计字扩展

片选端D7～D0A11A10～A0（2）A10～A0D7～D0CE（1）A10～A0D7～D0CE1355.4存储器的扩展设计4、SRAM/ROM与CPU连接方法和步骤（1）分析理解题意。在已知芯片和系统容量的情况下，确定所需的芯片数。

（2）分析地址空间

(3)确定数据线、地址线、控制线条数，并对应相连用现有的芯片如何构成所需容量的存储器呢？365.4存储器的扩展设计三、存储器扩展举例（位和字同时扩展）

例：用Intel21141K*4位的芯片，构成一个2KBRAM系统。分析：设CPU提供8条数据线、16条地址线。

21141K*4位的芯片，首先进行位扩展，构成1KBRAM。由两片2114构成，看做一组。用2组上述芯片组构成2KBRAM系统。所以，共需四片，每两片一组。375.4存储器的扩展设计385.4存储器的扩展设计四、微机系统中的存储器组织1、16位微机系统中的存储器39405.4存储器的扩展设计2、32位微机系统中的存储器（4个字节为一个“字”）415.5高速缓冲存储器高速缓冲存储器（Cache）：解决CPU和主存之间的速度匹配问题，在CPU与存储容量较大但操作速度较慢的主存之间，设置一个容量小但存取速度比主存快数倍的存储器。Cache的工作原理：基于程序访问的局部性原理。Cache的基本结构425.5高速缓冲存储器Cache的替换策略发生在有冲突发生时，即新的主存页需要调入Cache。而Cache已没有空闲空间可用时。这时替换机构应根据某种算法指出应移去的块，再把新块调入。主要有4个：（1）随机（Random）替换策略（2）先进先出（FIFO）替换策略（3）近期最少使用（LRU）替换策略（4）优化替换算法Cache的地址映射

（1）全相联Cache（2）直接映像Cache（3）组相联Cache43（1）直接映像法假设:Cache:容量16KB，混合存储指令和数据信息16个“字”（每个字为32bit=4Byte）为一“页”,

共256“页”每个字节用8位“页地址”加上6位“页内位置”表示主存：使用32位主存地址，寻址4GB的主存空间每个字节用18位“组号”，8位“页地址”，6位“页内地址”表示直接映像法：

主存中的一页只能进入与它页号相同的Cache页中。44图10-12主存Cache标记=组号（18位）直接映像关系1个页面对应1个标记45Cache为“空”时，处理器访问物理地址12345678H的主存单元，该地址可以划分为： 组号=048D1H，页地址=59H，页内地址=38H 该内存页被读出，存入Cache中59H页。“相联存储映像表”中该页的“标记（Tag）”被置为“048D1H”。随后，处理器访问地址为12345644H的主存单元，它的地址划分为：

组号=048D1H，页地址=59H，页内地址=04H 查找“相联表”中页面为59H的标记项，“命中”。Cache第59H页面中页内地址为04H的“字”被读出，送往处理器。46处理器访问地址12341678H的主存单元，地址划分为：组号=048D0H，页地址=59H，页内地址=38H。再次查找表中页面59H的标记项，发出“失靶”信息。主存中编号为048D0H的1页被读出，存入Cache第59H页面中，对应的“标记”修改为“048D0H”。一个新的主存页面进入Cache，原来的页面被覆盖。直接映像法特点：直接映像法采用简单的映射关系，查找方便。每个主存页面只与Cache中惟一的一个页相映射，增加了页面冲突的可能性，会增加不合理的页面更换，Cache