DSP系统设计及应用实例

TMS320C54x的硬件设计内容提要

DSP系统的硬件设计，在设计思路和资源组织上与一般的CPU和MCU有所不同。本章主要介绍基于TMS320C54x芯片的DSP系统硬件设计，内容有：

●硬件设计概述

●DSP系统的基本设计●

DSP的电平转换电路设计●

DSP存储器和I/O的扩展●

DSP与A/D和D/A转换器的接口

首先介绍硬件设计概述，给出DSP系统硬件设计过程；然后介绍DSP系统的基本设计和电平转换电路设计。在基本设计中，讲述了DSP芯片的电源电路、复位电路和时钟电路的设计方法，并在此基础上介绍了电平转换电路；接着介绍了存储器和I/O的扩展以及DSP与数/模、模/数转换器的接口；最后通过两个设计实例，介绍了DSP芯片应用系统的设计、调试和开发过程。

TMS320C54x的硬件设计硬件设计概述

DSP系统的基本设计DSP的电平转换电路设计DSP存储器和I/O的扩展DSP与A/D和D/A转换器的接口TMS320C54x的硬件设计硬件设计概述

DSP系统的硬件设计又称为目标板设计，是在考虑算法需求、成本、体积和功耗核算的基础上完成的，一个典型的DSP目标板主要包括：

DSP芯片及DSP基本系统程序和数据存储器数/模和模/数转换器模拟控制与处理电路各种控制口和通信口电源处理电路和同步电路TMS320C54x的硬件设计硬件设计概述

一个典型的DSP目标板结构如下图。

防混叠滤波器防混叠滤波器平滑滤波器平滑滤波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信号预处理、MUX、程控放大等TMS320C54x的硬件设计硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第一步：确定硬件实现方案；

在考虑系统性能指标、工期、成本、算法需求、体积和功耗核算等因素的基础上，选择系统的最优硬件实现方案。

第二步：器件的选择；一个DSP硬件系统除了DSP芯片外，还包括ADC、DAC、存储器、电源、逻辑控制、通信、人机接口、总线等基本部件。TMS320C54x的硬件设计硬件设计概述

第二步：器件的选择；①

DSP芯片的选择

选择DSP芯片要综合多种因素，折衷考虑。

首先要根据系统对运算量的需求来选择；

其次要根据系统所应用领域来选择合适的DSP芯片；

最后要根据DSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。②

ADC和DAC的选择

A/D转换器的选择应根据采样频率、精度以及是否要求片上自带采样、多路选择器、基准电源等因素来选择；

D/A转换器应根据信号频率、精度以及是否要求自带基准电源、多路选择器、输出运放等因素来选择。TMS320C54x的硬件设计硬件设计概述

第二步：器件的选择；③

存储器的选择

常用的存储器有SRAM、EPROM、E2PROM和FLASH等。可以根据工作频率、存储容量、位长(8/16/32位)、接口方式(串行还是并行)、工作电压(5V/3V)等来选择。

④

逻辑控制器件的选择

系统的逻辑控制通常是用可编程逻辑器件来实现。

首先确定是采用CPLD还是FPGA；

其次根据自己的特长和公司芯片的特点选择哪家公司的哪个系列的产品；

最后还要根据DSP的频率来选择所使用的PLD器件。TMS320C54x的硬件设计硬件设计概述

第二步：器件的选择；⑤

通信器件的选择

通常系统都要求有通信接口。

首先要根据系统对通信速率的要求来选择通信方式。

一般串行口只能达到19kb/s，而并行口可达到1Mb/s以上，若要求过高可考虑通过总线进行通信；

然后根据通信方式来选择通信器件。

⑥

总线的选择

常用总线：PCI、ISA以及现场总线(包括CAN、3xbus等)。

可以根据使用的场合、数据传输要求、总线的宽度、传输频率和同步方式等来选择。TMS320C54x的硬件设计硬件设计概述

第二步：器件的选择；⑦

人机接口

常用的人机接口主要有键盘和显示器。

通过与其他单片机的通信构成；

与DSP芯片直接构成。

⑧

电源的选择

主要考虑电压的高低和电流的大小。

既要满足电压的匹配，又要满足电流容量的要求。

TMS320C54x的硬件设计硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第三步：原理图设计；

从第三步开始就进入系统的综合。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发，必要时可对单元电路进行功能仿真。第一步：确定硬件实现方案；

第二步：器件的选择；TMS320C54x的硬件设计硬件设计概述

第三步：原理图设计；

原理图设计包括：

系统结构设计

可分为单DSP结构和多DSP结构、并行结构和串行结构、全DSP结构和DSP/MCU混合结构等；

模拟数字混合电路的设计

主要用来实现DSP与模拟混合产品的无逢连接。

包括信号的调理、A/D和D/A转换电路、数据缓冲等。

TMS320C54x的硬件设计硬件设计概述

第三步：原理图设计；

原理图设计包括：

存储器的设计是利用DSP的扩展接口进行数据存储器、程序存储器和I/O空间的配置。

通信接口的设计

电源和时钟电路的设计

控制电路的设计

包括状态控制、同步控制等。

TMS320C54x的硬件设计硬件设计概述

系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第四步：PCB设计；

第五步：硬件调试；

PCB图的设计要求设计人员既要熟悉系统的工作原理，还要清楚布线工艺和系统结构设计。TMS320C54x的硬件设计

DSP系统的基本设计

一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。

本节主要以TMS320C54x系列芯片为例，介绍DSP硬件系统的基本设计，包括:

电源电路复位电路时钟电路TMS320C54x的硬件设计DSP系统的基本设计为了降低芯片功耗，’C54x系列芯片大部分都采用低电压设计，并且采用双电源供电，即

电源电路的设计

内核电源CVDDI/O电源DVDD

——采用3.3V、2.5V，或1.8V电源；——采用3.3V供电。TMS320C54x的硬件设计

电源电路的设计

内核电源CVDD：采用1.8V。

主要为芯片的内部逻辑提供电压。

包括CPU、时钟电路和所有的外设逻辑。

I/O电源DVDD：采用3.3V。

主要供I/O接口使用。电源电压和电流要求

为了获得更好的电源性能，’C5402芯片采用双电源供电方式。可直接与外部低压器件接口，而无需额外的电平变换电路。

TMS320C54x的硬件设计理想情况下，两电源应同时加电。若不能做到同时加电，应先对DVDD加电，然后再对CVDD加电。

内部静电保护电路：

电源电压和电流要求

’C5402芯片的加电次序：DVDDCVDD

要求:

DVDD电压不超过CVDD电压2V；CVDD电压不超过DVDD电压0.5V。TMS320C54x的硬件设计

内核电源CVDD所消耗的电流主要取决于CPU的激活度。

电源电压和电流要求

’C5402芯片的电流消耗主要取决于器件的激活度。

外设消耗的电流取决于正在工作的外设及其速度。

时钟电路消耗一小部分电流，而且是恒定的，与CPU和外设的激活程度无关。

I/O电源DVDD消耗的电流取决于外部输出的速度、数量以及输出端的负载电容。TMS320C54x的硬件设计电源电路的设计

电源电压的产生

DSP芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。在实际中，大部分数字系统所使用的电源可工作于5V或3.3V，因此有两种产生芯片电源电压的方案。TMS320C54x的硬件设计电源电路的设计

电源电压的产生

第一种方案：

5V电源通过两个电压调节器，分别产生3.3V和1.8V电压。

电压调节器1电压调节器2DVDD(3.3V)CVDD(1.8V)5V

第二种方案：

电压调节器DVDD(3.3V)CVDD(1.8V)3.3V使用一个电压调节器，产生1.8V电压，而DVDD直接取自3.3V电源。TMS320C54x的硬件设计电源电路的设计

电源解决方案

产生电源的芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

这些芯片可分为:线性稳压芯片开关电源芯片

——

使用方法简单，电源纹波电压较低，对系统的干扰较小，但功耗高。

——

电源效率高，但电源所产生的纹波电压较高，容易对系统产生干扰。TMS320C54x的硬件设计电源解决方案DSP系统电源方案有以下几种：

采用3.3V单电源供电

可选用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可调电压的单电源供电

可选用TI公司的TPS7101、TPS7201和TPS7301。

采用双电源供电

可选用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。TMS320C54x的硬件设计①

采用3.3V单电源供电由MAX748芯片构成的电源。

V+MAX748V+SHENV+REFLXNCLXNCLXNCGNDSSGNDCCOUTVcc1000pF0.047F330pF22H22H+3.3V12345678910111213141516

电源电压：3.3V

最大电流：2ATMS320C54x的硬件设计②

采用可调电压的单电源供电

TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可调节的输出电压，其调节范围为1.2V~9.75V，可通过改变两个外接电阻阻值来实现。TPS7301INRESETENOUTFBGND

VI250k0.1FR1R210FCSR=1至系统复位V0>2.7V<0.5VTMS320C54x的硬件设计②

采用可调电压的单电源供电

输出电压与外接电阻的关系式：

Vref为基准电压，典型值为1.182V。R1和R2为外接电阻，通常所选择的阻值使分压器电流近似为7A。输出电压V0与外电阻R1和R2的编程表:输出电压V0

R1

R2

输出电压V0

R1

R2

1.5V45k

169k

3.6V348k

169k

1.8V88k

169k

4V402k

169k

2.5V191k

169k

5V549k

169k

3.3V309k

169k

6.4V750k

169k

TMS320C54x的硬件设计③

采用双电源供电

TI公司提供的双电源芯片：

TPS73HD301TPS73HD325TPS73HD318

固定的输出电压:3.3V

可调的输出电压:1.2V~9.75V

—

固定的输出电压:3.3V和2.5V

—

固定的输出电压:3.3V和1.8V

每路电源的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。TMS320C54x的硬件设计③

采用双电源供电由TPS73HD318芯片组成的双电源电路。NC1RESETNCNC1GNDNC1ENFB/SENSE1IN1OUT1IN1OUTNC2RESETNCNC2GNDNC2EN2SENSE2IN2OUT2IN2OUTNCNCNCNCC333F3.3V1234567910111213171516814CVDD

TMS320VC5402DVDDGND&18192021222324252627281.8VD2D3C233FC11FC01F5VR1100kR2100kPGRESETtoDSPTPS73HD318DL5817DL4148DL4148D1TMS320C54x的硬件设计DSP系统的基本设计复位电路的设计

’C54x的复位输入引脚RS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外部中断,可在任何时候对’C54x进行复位。

当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。TMS320C54x的硬件设计复位电路的设计

’C54x的复位分为软件复位和硬件复位。

软件复位：是通过执行指令实现芯片的复位。

硬件复位：是通过硬件电路实现复位。

硬件复位有以下几种方法:

上电复位

手动复位

自动复位

TMS320C54x的硬件设计复位电路的设计上电复位电路上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。

由RC电路和施密特触发器组成。TMS320C54xRS11C

RVCC74HC14TMS320C54x的硬件设计上电复位电路上电瞬间,由于电容C上的电压不能突变,使RS仍为低电平,芯片处于复位状态,同时通过电阻R对电容C进行充电,充电时间常数由R和C的乘积确定。

为了使芯片正常初始化，通常应保证RS低电平的时间至少持续3个外部时钟周期。但在上电后,系统的晶体振荡器通常需要100~200ms的稳定期,因此由RC决定的复位时间要大于晶体振荡器的稳定期。

为了防止复位不完全，RC参数可选择大一些。

TMS320C54x的硬件设计上电复位电路复位时间可根据充电时间来计算。电容电压：VC=VCC(1-e-t/)

时间常数：=RC

复位时间：

设VC=1.5V为阈值电压,选择R

=100k,C

=4.7F,电源电压VCC

=5V，可得复位时间t

=167ms。

随后的施密特触发器保证了低电平的持续时间至少为167ms，从而满足复位要求。TMS320C54x的硬件设计

复位电路的设计手动复位电路手动复位电路是通过上电或按钮两种方式对芯片进行复位。TMS320C54xRSCRVCCR1

电路参数与上电复位电路相同。

当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0；

当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。

TMS320C54x的硬件设计复位电路的设计自动复位电路由于实际的DSP系统需要较高频率的时钟信号,在运行过程中极容易发生干扰现象，严重时可能会造成系统死机，导致系统无法正常工作。

为了解决这种问题，除了在软件设计中加入一些保护措施外，硬件设计还必须做出相应的处理。

目前，最有效的硬件保护措施是采用具有监视功能的自动复位电路，俗称“看门狗”电路。

TMS320C54x的硬件设计自动复位电路自动复位电路除了具有上电复位功能外，还能监视系统运行。

当系统发生故障或死机时可通过该电路对系统进行自动复位。

基本原理：是通过电路提供的监视线来监视系统运行。当系统正常运行时，在规定的时间内给监视线提供一个变化的高低电平信号，若在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常，并对系统进行复位。TMS320C54x的硬件设计自动复位电路自动复位电路的设计方案：

用555定时器和计数器组成；

采用专用的自动复位集成电路。

如Maxim公司的MAX706、MAX706R芯片。

MAX706R是一种能与具有3.3V工作电压的DSP芯片相匹配的自动复位电路。TMS320C54x的硬件设计自动复位电路由MAX706R组成的自动复位电路如图：MAX706RMRWDOVCCRESGNDWDIPFIPFO12345678RSVCC至DSP的复位端CLK来自DSP的输出端TMS320C54x的硬件设计自动复位电路引脚6为系统提供的监视信号CLK，来自DSP芯片某个输出端，是一个通过程序产生的周期不小于10Hz的脉冲信号。

引脚7为低电平复位输出信号，是一个不小于1.6s的复位脉冲，用来对DSP芯片复位。

当DSP处于不正常工作时，由程序所产生的周期脉冲CLK将会消失,自动复位电路将无法接收到监视信号，MAX706R芯片将通过引脚7产生复位信号，使系统复位，程序重新开始运行，强迫系统恢复正常工作。TMS320C54x的硬件设计DSP系统的基本设计

时钟电路的设计

时钟电路用来为’C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。

1.时钟信号的产生

’C54x时钟信号的产生有两种方法：

使用外部时钟源；

使用芯片内部的振荡器。TMS320C54x的硬件设计时钟信号的产生(1)

使用外部时钟源

将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。VDD外部晶振

X2/CLKINX1

外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。

TMS320C54x的硬件设计时钟信号的产生(2)使用芯片内部的振荡器在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。C1C2晶体

X1

X2/CLKINC1=C2=20pF

TMS320C54x的硬件设计锁相环PLL

锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时钟频率进行锁定,为芯片提供高稳定频率的时钟信号。

锁相环还可以对外部时钟频率进行倍频，使外部时钟源的频率低于CPU的机器周期，以降低因高速开关时钟所引起的高频噪声。’C54x的锁相环有两种形式：

硬件配置的PLL：

软件可编程PLL：

用于’C541、’C542、’C543、’C545和’C546；

用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。

TMS320C54x的硬件设计锁相环PLL硬件配置的PLL是通过设定’C54x的3个时钟模式引脚(CLKMD1、CLKMD2和CLKMD3)的状态来选择时钟方式。(1)

硬件配置的PLL

上电复位时，’C54x根据这三个引脚的电平，决定PLL的工作状态，并启动PLL工作。

TMS320C54x的硬件设计(1)

硬件配置的PLL硬件PLL的配置方式引脚状态时钟方式CLKMD1CLKMD2CLKMD3方案一方案二000工作频率=外部时钟源3工作频率=外部时钟源5110工作频率=外部时钟源2工作频率=外部时钟源4100工作频率=内部时钟器3工作频率=内部时钟器5010工作频率=外部时钟源1.5工作频率=外部时钟源4.5001工作频率=外部时钟源2工作频率=外部时钟源2111工作频率=内部时钟器2工作频率=内部时钟器2101工作频率=外部时钟源1工作频率=外部时钟源1011停止工作停止工作

TMS320C54x的硬件设计锁相环PLL软件配置的PLL具有高度的灵活性。它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。

软件PLL的时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。

软件PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。(2)

软件配置的PLLTMS320C54x的硬件设计

软件配置的PLL

通过软件编程，可以使软件PLL实现两种工作方式：

PLL方式，即倍频方式。

芯片的工作频率等于输入时钟CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为0.25~15。

DIV方式，即分频方式。

对输入时钟CLKIN进行2分频或4分频。TMS320C54x的硬件设计DSP的电平转换电路设计5V

CMOS、5V

TTL和3.3V

TTL电平的转换标准：

各种电平的转换标准5V5V3.3V4.43.52.51.50.5000.40.81.52.02.40.40.81.52.02.40VCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGND5V

CMOS5V

TTL标准TTL3.3V

TTLLVT,LVC,LVVOH:

输出高电平的下限值；VOL:

输出低电平的上限值；VIH:

输入高电平的下限值；VIL:

输入低电平的上限值。

5V

TTL和3.3V

TTL:

转换标准相同

5V

CMOS和3.3V

TTL:

存在电平匹配的问题TMS320C54x的硬件设计DSP的电平转换电路设计

一个系统同时存在3.3V和5V系列芯片时，必须考虑它们之间的电压兼容性的问题。3V与5V电平转换的形式

①

3.3V的芯片是否能承受5V电压；②

驱动器件的输出逻辑电平与负载器件要求的输入逻辑电平是否匹配；③

驱动电路允许输出的最大电流是否大于负载器件所要求的输入电流。TMS320C54x的硬件设计DSP的电平转换电路设计

DSP与外围器件的接口(1)

DSP芯片与3V器件的接口

从目前的趋势来看，使用低电压的3V系列芯片已成为发展方向，所以在设计DSP系统时应尽量选用3V的芯片。这样既可以设计成一个低功耗的系统,也避免了混合系统设计中的电平转换问题。

DSP与3V器件的接口比较简单，由于两者电平一致，可以直接驱动。如DSP芯片可以直接与3V的Flash存储器连接。

TMS320C54x的硬件设计

DSP与外围器件的接口(2)

DSP芯片与5V器件的接口

DSP与5V器件的接口属于混合系统的设计。设计时要分析它们之间的电平转换标准，是否满足电压的兼容性和接口条件。

以TMS320LC549与Am27C010EPROM接口为例，介绍接口设计的方法。

TMS320C54x的硬件设计

DSP与外围器件的接口(2)

DSP芯片与5V器件的接口

①

分析电平转换标准

电平器件

VOHVOL

VIH

VIL

TMS320LC5492.4V0.4V2.0V0.8VAm27C0102.4V

0.45V

2.0V

0.8V

电平转换标准一致，’C549到Am27C010单方向的地址线和信号线可以直接连接。

’C549不能承受5V电压，从Am27C010到’C549方向的数据线不能直接连接，需加一个缓冲器。

TMS320C54x的硬件设计(2)

DSP芯片与5V器件的接口

②

缓冲器的选择

可以选择双电压供电的缓冲器，也可以选择3.3V单电压供电并能承受5V电压的缓冲器，如选择74LVC16245缓冲器。

74LVC16245的功能表

OEDIR

功

能

LLH

LH×

B→

AA→

B隔

离

OE：输出使能控制端，用来选择器件工作(双侧相互隔离)；

DIR：数据方向控制端。用来控制数据的传输方向。

TMS320C54x的硬件设计(2)

DSP芯片与5V器件的接口

③

接口电路

Am27C010是EPROM存储器，数据总线是单向的，从Am27C010流向DSP芯片。Am27C010

D0~D7A0~A16CEOE

TMS320VC5402D0~D7A0~A16MSTRB74LVC16245

TMS320C54x的硬件设计DSP存储器和I/O的扩展

对于数据运算量和存储容量要求较高的系统，在应用DSP芯片作为核心器件时,由于芯片自身的内存和I/O资源有限，往往需要存储器和I/O的扩展。

在进行DSP外部存储器扩展之前，必须了解DSP片上存储资源，并根据应用需求来扩展存储空间。当片上存储资源不能满足系统设计的要求时，就需要进行外部存储器扩展。

TMS320C54x的硬件设计

DSP存储器和I/O的扩展外部存储器主要分为两类。

ROM

RAM

包括EPROM、E2PROM和FLASH等。

分为静态RAM(SRAM)和动态RAM(DRAM)

ROM主要用于存储用户的程序和系统常数表,一般映射在程序存储空间。

RAM常选择速度较高的快速RAM,既可以用作程序空间的存储器,也可以用作数据空间的存储器。

TMS320C54x的硬件设计DSP存储器和I/O的扩展

’C54x的地址总线有16~23条，芯片的型号不同其配置的地址总线也不同。

’C5402芯片共有20根地址线，最多可以扩展1M字外部程序存储空间，其中高4位地址线(A19~A16)是受XPC寄存器控制。

扩展程序存储器时,除了考虑地址空间分配外,关键是存储器读写控制和片选控制与DSP的外部地址总线、数据总线及控制总线的时序配合。

程序存储器的扩展

TMS320C54x的硬件设计程序存储器有三种工作方式:程序存储器的扩展程序存储器的工作方式

①读操作（输出）

②维持操作（三态）

③编程操作

（写入）TMS320C54x的硬件设计程序存储器的扩展扩展程序存储器①注意事项

根据应用系统的容量选择存储芯片容量；

根据CPU工作频率，选取满足最大读取时间、电源容差、工作温度等性能的芯片；

选择逻辑控制芯片，以满足程序扩展、数据扩展和I/O扩展的兼容；

与5V存储器扩展时，要考虑电平转换。TMS320C54x的硬件设计扩展程序存储器②FLASH存储器

AT29LV1024是1M位的FLASH存储器。

地址线：A0~A15；

控制线：

数据线：I/O0~I/O15；

CE—片选信号；

WE—编程写信号；OE—输出使能信号。TMS320C54x的硬件设计扩展程序存储器③存储器扩展

扩展连接图：

’C54xDBABR/WPS1616

AT29LV1024I/OAWECEOE

原理：

当PS=0时，CE=0，进行读操作；

当PS=1时，CE=1，

地址和数据线呈高阻。

若只扩展一片程序存储器，可将CPU存储器选通信号MSTRB与存储器输出使能OE连接。

当PS=0，MSTRB=0时，可对存储器进行读操作。

TMS320C54x的硬件设计DSP存储器和I/O的扩展数据存储器的扩展1.

数据存储器ICSI64LV16

ICSI64LV16是一种高速数据存储器，其容量64K字×16。

地址线：A15~A0；

控制线：

数据线：I/O15~I/O0；CE—片选信号；OE—读选通信号；WE—写选通信号；UB—高字节选通信号；LB—低字节选通信号。TMS320C54x的硬件设计

数据存储器的扩展数据存储器ICSI64LV16

结构图：译码器存储器阵列I/O列控制I/O电路控制电路A15~A0I/O15~I/O8I/O7~I/O0CEWEOEUBLBICSI64LV16结构TMS320C54x的硬件设计

数据存储器的扩展数据存储器ICSI64LV16

ICSI64LV16功能表

WECEOEUBLBI/O15~I/O8

I/O7~I/O0

工作模式

×H

×××高阻

高阻

未选中

H×LL

H××H

×H

高阻高阻

高阻高阻

禁止输出

HHH

LLL

LLL

HLLLHL高阻数据输出数据输出

数据输出高阻数据输出

读操作

LLL

LLL

×××HLL

LHL

高阻数据输入数据输入

数据输入高阻数据输入

写操作

TMS320C54x的硬件设计数据存储器的扩展存储器扩展连接

’C54x

DBABR/WDS

ICSI64LV16I/O15~0A15~0WECEUBLBOE1616TMS320C54x的硬件设计DSP存储器和I/O的扩展

I/O的扩展应用

在实际应用中，许多DSP系统需要输入和输出接口。键盘和显示器作为常用的输入输出设备，在便携式仪器、手机等产品中得到了广泛地应用。使用液晶模块和非编码键盘可以很方便地作为I/O设备与DSP芯片连接。

下面以TMS320VC5402芯片、EPSON的液晶显示模块TCM—A0902为例，介绍DSP芯片的I/O扩展和软件驱动程序的设计。

TMS320C54x的硬件设计I/O的扩展应用显示器连接与驱动

复位端，低电平有效；(1)液晶模块TCM-A0902的引脚CS：

片选信号，低电平有效；RD：读信号端，高电平有效；WR：

写信号端，低电平有效；A0：寄存器选择端；

当A0=0时，选择命令寄存器；当A0=1时，选择数据寄存器。DB7~DB0：数据线。

RESET：

TMS320C54x的硬件设计

I/O的扩展应用显示器连接与驱动(2)连接图

TMS320VC5402

DB7~0RSR/WIOSTRBA12

A13TCM-A0902DB7~DB0RESETRDWRCSA0≥118命令端口地址：

COMMP=CFFFH

数据端口地址：

DATAP=EFFFH

TMS320C54x的硬件设计(3)驱动程序

LD#lcd_data,DPNOPST#DTYSET,lcd_dataCALLwritecommST#031H,lcd_dataCALLwritddataST#PDINV,lcd_dataCALLwritecommST#SLPOFF,lcd_dataCALLwritecomm初始化液晶程序

；设定页指针lcd_data；送DTYSET命令字#DTYSET；调写命令字子程序；送显示数据031H；调写数据子程序；送PDINV命令字#PDINV；调写命令字子程序；送SLPOFF命令字#SLPOFF；调写命令字子程序；设置液晶亮度程序ST#VOLCTL,lcd_dataCALLwritecommST#010H,lcd_dataCALLwritedata；送设定亮度命令字#VOLCTL；调写命令字子程序；送亮度数据010H；调写数据子程序

；写数据子程序

；输出显示数据

；调延时子程序

；子程序返回writecomm:PORTWlcd_data,COMMPCALLdelayRETwritedata:PORTWlcd_data,DATAPCALLdelayRETTMS320C54x的硬件设计

DSP与A/D和D/A转换器的接口

在由DSP芯片组成的信号处理系统中，A/D和D/A转换器是非常重要的器件。一个典型的实时信号处理系统如图。放大电路抗混叠滤波器A/D转换器DSP平滑滤波器D/A转换器存储器I/O口输入输出TMS320C54x的硬件设计DSP与A/D和D/A转换器的接口

输入信号可以有各种各样的形式，可以是语音信号或是来自电话线的已调制数字信号，也可以是各种传感器输出的模拟信号。

这些输入信号首先经过放大和滤波，然后进行A/D转换将模拟信号变换成数字信号，再由DSP芯片对数字信号进行某种形式的处理，如进行一系列的乘法-累加运算。经过处理后的数字信号由D/A转换器变换成模拟信号，之后再进行平滑滤波，得到连续的模拟波形，完成实时信号的处理。

TMS320C54x的硬件设计DSP与A/D和D/A转换器的接口

模拟信号的采集过程是将模拟信号转换成数字信号，从而进行数字信号的处理。

将模拟信号转换成数字信号的器件称为A/D转换器，用ADC表示。它对数字信号处理系统的设计和技术指标的保证起着重要作用。

基于不同的应用，可选用不同性能指标和价位的芯片。

’C54x与A/D转换器的接口

TMS320C54x的硬件设计对于A/D转换器的选择，主要考虑以下几方面的因素:

’C54x与A/D转换器的接口

●

转换精度●

转换时间

●

器件价格

除了上述因素外，选择ADC时，也要考虑芯片的功耗、封装形式、质量标准等。TMS320C54x的硬件设计’C54x与A/D转换器的接口

TLV1578是TI公司专门为DSP芯片配套制作的一种8通道10位并行A/D转换器。

它将8通道输入多路选择器、高速10位ADC和并行接口组合在一起，构成10位数据采集系统。

器件包含两个片内控制寄存器(CR0和CR1)，通过双向并行端口可以控制通道选择、软件启动转换和掉电。

TLV1578模数转换器与DSP芯片的接口(1)

TLV1578模数转换器TMS320C54x的硬件设计

TLV1578采用2.7~5.5V的单电源工作，可接收0V~AVDD范围的模拟输入电压，具有高速度、简单的并行接口和较低的功耗特性。(1)

TLV1578模数转换器

TMS320C54x的硬件设计(1)

TLV1578模数转换器

TLV1578的结构框图：

10位SAPA/D转换器三态锁存器输入寄存器及控制逻辑MUXAINCLKCSRDWRCSTARTAGNDDGNDAVDDDVDDREFRREFMINT/EOCD0D1D2D3D4D5D6D7D8/A0D9/A1MUXMOCH0CH1CH2CH3CH4CH5CH6CH7内部时钟

TMS320C54x的硬件设计(1)

TLV1578模数转换器

①

引脚功能

TLV1578器件共有32根引脚，其功能：AGND：模拟地；

AIN：ADC的模拟输入；

AVDD：模拟电源电压，2.7V~5.5V；CH0~CH7：8路模拟输入通道；CLK：外部时钟输入；

CS：芯片选择，低电平有效；CSTART：硬件采样和转换启动输入，下降沿时启动采样，上升沿时启动转换；

TMS320C54x的硬件设计

①

引脚功能DGND：数字地；

DVDD：数字电源电压，2.7V~5.5V；

D0~D7：双向三态数据总线；D8/A0：双向三态数据总线，与D9/A1一起作为控制寄存器的地址线；D9/A1：双向三态数据总线，与D8/A0一起作为控制寄存器的地址线；

INT/EOC：中断/转换结束；

RD：读数据，当CS为低电平，RD下降沿时，对数据总线进行读操作；

TMS320C54x的硬件设计

①

引脚功能REFM：基准电压低端值(额定值为地)。通常情况接地；

REFP：基准电压高端值(额定值为AVDD)。最大输入电压由加在REFM和REFP之间的电压差决定；

MO：片内多路选择器模拟输出。

WR：写数据。当CS为低电平，WR下降沿时，锁定配置数据；TMS320C54x的硬件设计(1)

TLV1578模数转换器

②

控制寄存器

TLV1578有两个控制寄存器CR0和CR1，可进行软件配置。数据总线的D9和D8位用于设置控制寄存器的寻址，其余8位用于控制位。TMS320C54x的硬件设计(1)

TLV1578模数转换器

②

控制寄存器

控制寄存器的格式：

CR000D7D6D5D4D3D2D1D0CR110D7D6D5D4D3D2D1D0转换方式时钟方式启动方式自测方式输出格式

控制寄存器可以设定器件的工作方式。

振荡器速度选择输入方式TMS320C54x的硬件设计(1)

TLV1578模数转换器

③启动方式

TLV1578的启动方式分为硬件启动和软件启动，由CR0.D7位控制。硬件启动：是由CSTART信号启动。

当CR0.D7=0时为硬件启动；当CR0.D7=1时为软件启动。

CSTART下降沿启动采样，上升沿启动转换。软件启动：是由信号WR和RD启动。

WR上升沿启动采样，RD上升沿发生采样，经过6个时钟后开始转换。TMS320C54x的硬件设计(1)

TLV1578模数转换器

④转换方式

TLV1578的转换方式分为单通道方式和扫描方式，由CR0.D3位控制。

当CR0.D3=0时为单通道方式，单个通道信号被连续采样和转换，直至加了WR信号为止；

当CR0.D3=1时为扫描方式，预定的通道组将被连续的采样和转换。

TMS320C54x的硬件设计(1)

TLV1578模数转换器

⑤模拟信号的输入方式

TLV1578的信号输入方式可以通过CR1.D7位来设置。可以将8个模拟输入配置成4对差分输入或8个单端输入。

当CR1.D7=0时，设置为单端输入，有多达8个通道可供使用；当CR1.D7=1时，可设置为差分输入。

TMS320C54x的硬件设计(1)

TLV1578模数转换器

⑥输出格式

TLV1578的输出有两种格式，分别为二进制形式和2的补码形式，可通过CR1.D3位设置。

当CR1.D3=0时，以二进制的形式输出，数据格式为单极性，代码为1023至0；当CR1.D3=1时，以2的补码形式输出，数据格式为双极性。

TMS320C54x的硬件设计(1)

TLV1578模数转换器

⑦时钟源的选择

TLV1578的系统时钟源可选择内部时钟和外部时钟两种方式，可通过对CR0.D5位的设定来完成。

当CR0.D5=1时，系统时钟源通过多路选择器MAX选择外部时钟CLK,接受的频率范围从1~20MHz；当CR0.D5=0时，系统时钟源选择内部振荡器OSC时钟。TMS320C54x的硬件设计(1)

TLV1578模数转换器

⑧自测试方式

TLV1578提供了三种自测试方式。通过控制寄存器CR1的D1和D0位来选择自测试方式。CR1.D1CR1.D0

所加的自测试电压

数字输出

0

0

正常工作，不进行自测试

正常数据输出

0

1

将VREFM作为基准输入电压加至A/D转换器

000H

1

0

将(VREFP-VREFM)/2作为基准输入电压加至A/D转换器

200