数字钟电路设计与调试

学习情境3

数字钟电路设计与调试工作过程资讯决策计划实施检查评价资讯（续前）组合逻辑电路中的竞争与冒险

竞争冒险现象及其危害门电路两个输入端信号同时向相反的逻辑电平跳变（一个从0跳1，另一个从1跳0）的现象称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。可能导致错误动作竞争冒险的产生原因负尖峰脉冲冒险举例可见，在组合逻辑电路中，当一个门电路(如G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例G2G1AYY=A+AA理想考虑门延时AY11AY1tpdG2G1AYY=A·AA理想考虑门延时Y0AAY1tpd资讯（续前）竞争冒险的产生原因资讯（续前）传输延迟竞争冒险的识别方法1、代数法判断

只要输出函数在一定条件下能出现或

的形式，就可判定该电路存在竞争-冒险。Y=A+AY=A·A资讯（续前）2、实验法判断

在输入端加入所有可能发生的状态变化的波形，观察输出端是否有尖峰脉冲。

3、计算机辅助分析判断

4、用卡诺图法判断

凡是函数卡诺图中存在相切而不相链（相交）的包围圈的逻辑函数都存在竞争冒险现象。

竞争冒险的识别方法资讯（续前）1.加封锁脉冲2.加选通脉冲竞争冒险的消除方法资讯（续前）由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。3.修改逻辑设计4.接入滤波电容竞争冒险的消除方法资讯（续前）资讯简易水箱水位控制电路a电极控制出水b电极控制进水资讯一位八进制计数器资讯一位八进制计数器记忆资讯秒发生器计数时间？资讯数字钟时间设定计时闹钟资讯数字钟特点不同时间显示不同的信息信息的预先确定性输出信号有序排列输出状态与信号输出前电路的状态有关资讯资讯基本RS触发器应用基本RS触发器输入输出反相有什么逻辑功能？结论：触发器的输出与输出端原状态有关资讯基本RS触发器应用基本RS触发器原状态原状态现状态现状态111010110101101010100110011001010101001011000111不变置1置011101011010101XX0110XX1000XX不定态状态的保持复位作用置位作用资讯基本RS触发器应用资讯基本RS触发器基本RS触发器应用：复位端：置位端负脉冲的持续时间大于两个门的传输延迟时间资讯基本RS触发器应用用时序图(波形图)表示10111110000011111111000111不定实施触发器功能测试——示波器的使用提供芯片：CD4011或74LS00发光二极管电路开关电路输入信号低电平有效，开关初态？实施触发器功能测试——示波器的使用观察“置位端”和“复位端”分别有效时的输出状态；

输入控制信号之间应有稳态隔开，即“01→11”，

“10→11”；观察并分析输入端同时有效时的现象。测试要素实施触发器功能测试——示波器的使用UT2062CETDS1000实施触发器功能测试——示波器的使用初步印象：这是个什么类型的信号？正弦波、方波还是脉冲波？波形的幅值；随着时间变化波形所产生的周期变化。利用示波器我们想知道什么？实施触发器功能测试——示波器的使用“X轴”“Y轴”实施触发器功能测试——示波器的使用探头衰减倍率开关硬件开关软件开关输入连接器实施触发器功能测试——示波器的使用垂直位置和刻度；水平位置和刻度。实施触发器功能测试——示波器的使用垂直位置和刻度；水平位置和刻度。实施触发器功能测试——示波器的使用信号耦合方式000实施触发器功能测试——示波器的使用反相模式实施触发器功能测试——示波器的使用单路信号测试实施触发器功能测试——示波器的使用双路信号测试实施触发器功能测试——示波器的使用注意：如何调整获得最佳读取状态？如何获得有效信号？垂直刻度：峰峰值的读取；水平刻度：周期值的读取；触发模式：“自动AUTO”触发读取方式：人工、光标、自动测量实施触发器功能测试——示波器的使用观察要求：改变垂直刻度，读取不同刻度状态输出端电压值；锁定波形，改变水平刻度，读取时基值；尝试绘制波形图：坐标轴、刻度、刻度单位、数据点、波形。实施触发器功能测试——示波器的使用尝试绘制波形图：坐标轴、刻度、刻度单位、数据点、波形。

有两个稳定状态(简称稳态):用来表示逻辑

0

和

1。在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码

结论：触发器的基本特性实施或非门构成的基本RS触发器电路结构:输入端为高电平有效.能做出真值表吗？资讯

输入信号S

R

输出状态Q功能说明00011011不变0110不定

保持置0

置1

失效或非门组成的基本RS触发器的真值表资讯基本RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。(1).输出受输入信号直接控制，不能定时控制。(2).有约束条件。资讯资讯触发器应用水箱水位控制电路资讯触发器应用无抖动开关实施小车定速自动往返运动系统行程开关触点RS触发器电机功率输出实施实施关注共地问题关注利用发光二极管指示电路工作状态的特点理解使用万用表进行电路故障查找的方法小车定速自动往返运动系统决策分析触发器应用八位抢答器电路数据的锁存CD4532优先编码器功能表状态标志：输出有效资讯输出使能端输入使能端

输入

输出显示RBIENRBOXxx0xxxx△11111118Xx01xxxx△0000000101100001000000000110000011111100X0110001001100001X0110010011011012X0110011011110013X0110100001100114X0110101010110115X0110110010111116X0110111011100007X0111000011111118X0111001011110119X0111010000000000

S0111111X111xxxx△xxxxxxx*4513

功能表灯测试端消隐端灭零输入端灭零输出端RS1实施PPT制作要求制作要素：技术指标、框图、设计思路、调试总结制作注意事项：每页标题不可少；文字不在多，在精炼、归纳；字体不要太小；背景差异不要太大；关注要点，略做美化。实施八位抢答器制作调试元器件清单开关电路调整电路接线图如果你的电路对每个状态的出现没有时间的要求，用RS触发器可以实现功能，如果系统要求输出按一定的时间周期执行，怎么办？时钟触发器资讯1、电路组成及逻辑符号由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成逻辑功能？资讯同步RS触发器真值表（特性表）符号图时序图（波形图）特性方程状态转换图（或转换表）资讯同步RS触发器同步RS

触发器只能在CP=1到来时状态才能翻转

输入SR初态次态功能说明00000101

保持01010100

置010100111

置1111101不定不定

不定(1)真值表资讯同步RS触发器是指不允许将R和S同时取为1，所以称为约束条件。（3）状态转换图将触发器两个稳态0和1用两个圆圈表示，用箭头表示由现态到次态的转换方向，在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件，这种图称为状态转换图。(2)卡诺图与特性方程（约束条件）

将作为输出变量，把S、R和作为输入变量填入卡诺图，经化简得特性方程资讯同步RS触发器的空翻问题给时序逻辑电路加时钟脉冲的目的是统一电路动作的节拍。对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步RS触发器在一个时钟脉冲作用下，触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。出现空翻现象有以下两种情况：（1）在CP=1期间，如果输入端的信号R和S再有变化，可能引起输出端Q翻转两次或两次以上。如图所示，保证在CP=1期间只变化一次，则要求在CP=1期间不允许R和S的输入信号发生变化。资讯01010101110（2）当同步RS触发器接成计数状态时，容易发生空翻。设Q=0，当CP=1脉冲到来时，G4输出0，G2输出1，Q由0变为1。如果CP=1继续保持，G3输出0，引起由0变以1，而Q由1变以0。此时出现空翻。一般不允许在CP=1时改变R、S的状态资讯10011101资讯同步D触发器——约束条件的解除1、逻辑符号2、真值表资讯同步D触发器——约束条件的解除3、特征方程4、状态转换图能否避免不定状态？资讯同步D触发器——约束条件的解除1、CD4013逻辑符号和管脚图资讯上升沿触发型D触发器2、真值表3、特征方程4、状态转换图资讯如图所示为74LS74双D触发器管脚图，分析一下它的功能，和4013有什么区别？资讯例：已知上升沿D触发器输入CP和D信号的波形（已知），如图所示，试画出输出端Q和的波形。资讯1、74LS112逻辑符号和管脚图资讯下降沿触发型JK触发器CPJK

功能说明00000101

保持01010100

置010100111

置111110110

翻转2、真值表资讯下降沿触发型JK触发器当J=K=0时，；J与K相反时，状态随J；J=K=1时，。即0、0不变；0、1出0；1、0出1；1、1翻转。4、JK触发器的状态转换图和激励表JK000110110×1××1×03、特性方程资讯能推导RS触发器的激励表吗？

例对负边沿JK触发器加输入信号CP、J、K波形如图所示，图中J端存在窄干扰脉冲，试画出输出端Q的波形。Q=0，0、0不变，0、1出0；1、0出1。1、1翻转。不变不变资讯实施边沿触发型触发器功能验证芯片：CD4013、74LS112检验芯片的异步置位、复位功能，检验边沿触发功能，理解D触发器和JK触发器的工作特点；利用示波器观察边沿触发工作方式并记录波形。CP的顺序

现态

次态Q2Q1Q0Q2Q1Q01

2

3

4

5

6

7

8000001

010

011

100101110

111001

010

011

100

101

110

111

000资讯八进制计数器计数状态表资讯八进制计数器能够设计十六进制计数器吗？实施八进制计数器芯片：74LS112输出接译码显示器，直观了解计数效果。资讯T触发器和T‘触发器T和T’触发器的逻辑功能

T和T’触发器是一种可控翻转触发器。在CP的作用下，根据输入信号T情况的不同，决定触发器是否翻转。当T=0时，CP作用沿到来触发器并不翻转，保持原状态；当T=1时，CP作用沿到来，触发器将发生翻转。

T’触发器：CP作用沿到来时，其状态一定发生翻转，所以其功能就是令T=1的T触发器。T和T’触发器无独立产品。资讯T触发器的制作1、特征方程2、真值表如何实现？资讯T触发器的制作资讯T触发器的制作资讯T触发器的制作资讯T触发器的制作资讯T‘触发器的制作10Qn+110DQn+1=

DQnQnQn+110T不定01

QnQn+111011000SRQn+1=S

+

RQnRS

=

0(约束条件)Qn10

QnQn+111011000KJQn+1=JQn+

KQn只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=

QnD

触发器T

触发器RS

触发器JK

触发器T′触发器触发器根据逻辑功能不同分为资讯[例]试分析图示电路的逻辑功能，FF1、FF2和FF3为下降沿触发的JK触发器,输入端悬空时相当于逻辑1状.

解：这是时钟CP下降沿触发的同步时序电路分析如下：1.写方程式（1）根据给定的逻辑图写出驱动方程1J1K资讯1.写方程式（1）根据给定的逻辑图写出驱动方程（2）将上式的驱动方程代入特性方程中去,可得到状态方程:（3）输出方程资讯2、列状态转换表CP的顺序

初态

次态

输出

Y0

1

2

3

4

5

6

7000001

010

011

100101110

000001

010

011

100

101

110

000

0010

0

0

0

0

0

1

00

1111000000

0011

0资讯3.画状态转换图资讯4.画时序图必须画出一个计数周期的波形1234567七进制计数器资讯资讯寄存器和移位寄存器四位数据并行输入、并行输出——寄存器应用1010数据等候无脉冲1010有脉冲1010数据传输资讯寄存器和移位寄存器四位数据并行输入、并行输出——寄存器应用资讯寄存器和移位寄存器四位数据并行输入、并行输出——寄存器应用74HC17574HC175资讯寄存器和移位寄存器四位数据并行输入、并行输出——寄存器应用在控制信号作用下，可实现右移也可实现左移。双向移位寄存器单向移位寄存器

左移寄存器

右移寄存器每输入一个移位脉冲，移位寄存器中的数码依次向右移动1位。每输入一个移位脉冲，移位寄存器中的数码依次向左移动1位。用于存放数码和使数码根据需要向左或向右移位。资讯寄存器和移位寄存器移位寄存器资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用（a）无脉冲寄存器单元0寄存器单元1寄存器单元2寄存器单元3“10110101”CP（b）第1个脉冲寄存器单元0寄存器单元1寄存器单元2寄存器单元3“1011010”CP11寄存器单元0寄存器单元1寄存器单元2寄存器单元3“101101”CP10（c）第2个脉冲10资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用（d）第3个脉冲寄存器单元0寄存器单元1寄存器单元2寄存器单元3“10110”CP11寄存器单元0寄存器单元1寄存器单元2寄存器单元3“1011”CP10（e）第4个脉冲1000111100寄存器单元0寄存器单元1寄存器单元2寄存器单元3“XXX1”CP10（e）第7个脉冲100010111资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用

设计方案1：用D触发器实现数据单向移位资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用

设计方案1：用D触发器实现数据单向移位资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用

设计方案2：用JK触发器实现数据单向移位资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用双向移位寄存器74LS194CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D3Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脉冲输入端右移串行数码输入端并行数码输入端左移串行数码输入端

工作方式控制端M1M0=00时，保持功能。M1M0=01时，右移功能。M1M0=10时，左移功能。M1M0=11时，并行存入功能。并行数据输出端，从高位到低位依次为Q3~Q0。异步置0端低电平有效资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用双向移位寄存器74LS194×d0000×保持××××××01左移输入00Q3Q2Q1×××××11左移输入11Q3Q2Q1××××1011右移输入0Q2Q1Q00××××0×101右移输入1Q2Q1Q01××××1×101并行置数d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明输出输入资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用双向移位寄存器74LS194资讯寄存器和移位寄存器

彩灯控制——移位寄存器应用实施彩灯控制器调试搭建电路，观察发光二极管工作效果；改变并行数码输入端信号，归纳结论。问题：“右移”改“左移”，如何改线？若要求输出“1010-0101”序列信号，如何实现？同步时序逻辑电路任意时刻电路的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说还与以前的输入有关，这样的电路称为时序电路。资讯资讯时序逻辑电路分析同步时序逻辑电路分析“同步”和“异步”有什么区别？同步：所有存储单元状态的变化都在同一时钟信号操作下同时发生异步：存储单元状态的变化不是同时发生的在异步时序电路中，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。资讯时序逻辑电路分析同步时序逻辑电路分析列出驱动方程代入特性方程求出输出方程资讯时序逻辑电路分析同步时序逻辑电路分析资讯时序逻辑电路分析同步时序逻辑电路分析资讯时序逻辑电路分析同步时序逻辑电路分析自启动状态资讯时序逻辑电路分析异步时序逻辑电路分析资讯时序逻辑电路分析异步时序逻辑电路分析列出驱动方程代入特性方程资讯时序逻辑电路分析异步时序逻辑电路分析列出时钟方程资讯时序逻辑电路分析异步时序逻辑电路分析从初态0000开始计算次态十进制异步计数器资讯时序逻辑电路分析异步时序逻辑电路分析资讯时序逻辑电路分析异步时序逻辑电路分析资讯时序逻辑电路分析时序逻辑电路分析步骤根据给定逻辑电路图写出驱动方程，即触发器输入信号的逻辑函数式，对异步时序电路还需列出CP时钟方程。把驱动方程代入触发器的特性方程，求出各触发器及其他电路的输出方程。进行计算，列出状态转换表，或画出时序图和状态转换图，确定电路的逻辑功能。计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时及进行数字运算等。按时钟控制方式不同分异步计数器同步计数器同步计数器比异步计数器的速度快得多。资讯计数器分析与设计按计数器功能分加法计数器减法计数器加/减计数器(又称可逆计数器)对计数脉冲作递增计数的电路。对计数脉冲作递减计数的电路。在加/减控制信号作用下，可递增也可递减计数的电路。按计数进制分按二进制数运算规律进行计数的电路按十进制数运算规律进行计数的电路

二进制计数器十进制计数器任意进制计数器(又称N进制计数器)二进制和十进制以外的计数器资讯计数器分析与设计资讯计数器分析与设计三位异步二进制减法计数器的设计列出计数状态表观察法资讯计数器分析与设计三位异步二进制减法计数器的设计选用JK触发器如何设计？资讯计数器分析与设计三位异步二进制减法计数器的设计？是否能够设计四位或五位异步二进制减法计数器

下面总结一下用不同种类触发器构成异步二进制计数器的方法。CPi

=Qi-1CPi=Qi-1减法计数CPi=Qi-1CPi

=Qi-1加法计数下降沿触发式上升沿触发式计数触发器的触发信号接法计数规律将触发器接成计数触发器，然后级联，将计数脉冲CP从最低位时钟端输入，其他各位时钟端接法如下表：资讯计数器分析与设计试试看？三位异步二进制计数器的设计计数器为什么能用作分频器？怎么用？

模M

计数器也是一个M

分频器，M

分频器的输出信号即为计数器最高位的输出信号。CPQ3Q0Q1Q24位二进制加法计数器工作波形

资讯计数器分析与设计三位异步二进制减法计数器的设计寻找异步触发的触发脉冲Q0：CPQ1：Q0的上升沿Q2：Q1的上升沿资讯计数器分析与设计异步十进制加法计数器的设计计数状态表触发脉冲选择原则边沿的跳变应覆盖状态变化，且状态翻转次数最接近为宜如：Q0的脉冲应选CP；Q1的脉冲应选Q0

；Q2的脉冲可选Q0或Q1，但Q1更合适；Q3的脉冲只能选Q0。资讯计数器分析与设计异步十进制加法计数器的设计资讯计数器分析与设计异步十进制加法计数器的设计资讯计数器分析与设计异步十进制加法计数器的设计资讯计数器分析与设计同步二进制加法计数器的设计状态表资讯计数器分析与设计同步二进制加法计数器的设计你能设计一个四位二进制加法计数器吗？资讯计数器分析与设计同步二进制减法计数器的设计状态表资讯计数器分析与设计同步二进制减法计数器的设计资讯计数器分析与设计周期性特殊时序电路的设计列状态转换表资讯计数器分析与设计周期性特殊时序电路的设计状态转换表任一次态均与四个初态有关，以此进行卡诺图化简资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计资讯计数器分析与设计周期性特殊时序电路的设计Q4Q3Q2Q11110101100001000000101110100101010010011111111000010110101010110资讯计数器分析与设计百进制计数器的设计——集成异步计数器应用可预置的二—五—十进制异步加法计数器74LS196计数/置数资讯计数器分析与设计百进制计数器的设计——集成异步计数器应用74LS196计数器功能表资讯计数器分析与设计百进制计数器的设计——集成异步计数器应用74LS196的8421计数方式资讯计数器分析与设计百进制计数器的设计——集成异步计数器应用74LS196的5421计数方式如何进行百进制计数器的设计？资讯计数器分析与设计百进制计数器的设计——集成异步计数器应用74LS196如何进行计数器显示？如何计数0~999？资讯计数器分析与设计十二进制加法计数器的设计——可预置同步二进制加法计数器应用74LS163计数允许控制端资讯计数器分析与设计十二进制加法计数器的设计——可预置同步二进制加法计数器应用74LS163功能表序号输入输出清零CR

使能CTPCTT

置数LD时钟CP并行输入D0D1D2D3Q0Q1Q2Q31234501111XXXX110XX0X0111

XXXXXXd0d1d2d3XXXXXXXXXXXX0000d0d1d2d3

计数保持保持

资讯计数器分析与设计十二进制加法计