第九讲-第四章 组合逻辑电路3

第四章组合逻辑电路的分析与设计04一、组合电路的分析已知电路图描述电路基本功能基本思想：1.由给定的逻辑图写出逻辑关系表达式。分析方法与步骤2.对逻辑表达式进行必要的化简。3.列出输入输出真值表并得出电路功能的结论。电路结构输入输出之间的逻辑关系电路功能描述0528任务要求最简单的逻辑电路基本思想：二、组合电路的设计1.指定实际问题的逻辑符号与含义，列出真值表，根据真值表写出表达式。2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.画出逻辑电路图。设计步骤：2941三、中规模集成（MSI）组合电路常用MSI组合逻辑器件：☆

编码器☆译码器☆数据选择器（MUX）☆

数据分配器☆

数码比较器☆

加法器减法器42一、译码器译码是将某个二进制编码翻译成电路的某种状态，是将输入的某个二进制编码与电路输出的某种状态相对应。☆

二进制译码器☆

二-十进制译码器☆

显示译码器分类：43（1）二进制译码器将n个输入的组合码译成2n种电路状态。也叫n---2n译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号44452-4

译码器3-8

译码器常用二进制译码器举例74LS1392-4译码器的功能表注意：译码器功能表要牢记47⑴⑵

2片138(3/8)4/16译码器（也可扩成5/32、6/64译码器）4/16译码器输入端:4个,A3～A0输出端:16个,Y0～Y15A3=0时,⑴片工作如A3～A0=0011→Y3=0A3=1时,⑵片工作如A3～A0=1011→Y11=0①扩展应用：Y3Y1100111011

0000000～1180H～83H10000100～1184H～87H100010∶88H～8BH100011∶8CH～8FH

00100∶90H～93H10010194H～97H0011098H～9BH1001119CH～9FH地址线信号线口地址输出数据总线就U0～U7片选而言,A1A0可取任意值。②地址分配③构成数据分配器

STA=1，STBSTC

作数据输入端D。

随着A2A1A0的变化，可将数据D分配给Y0…

Y7。得到受3位地址控制的1线/8线数据分配器。说明：当D＝0时，138工作，根据A2A1A0的不同组合，在相应输出端得到数据0。当D＝1时，138禁止工作，输出端全为1，相当把数据1送到了输出端。依据函数可展成标准与或式，即部分最小项之和。译码器是最小项输出器，能产生全部最小项。举例：用74LS138实现一位全加器。

④实现逻辑函数方法把对应函数所含最小项的译码器的输出，

相与非（低电平输出）或者相或（高电平输出）即可得到相应的逻辑函数。说明：①视译码输出高译中/低译中不同而选择不同的门（低→与非门；高→或门）；

②译码器变量少时，可先扩展后再级联。（2）二-十进制译码器（BCD译码器）51将输入的一位BCD码（四位二进制数）译成10种不同的电路状态。BCD译码器BCD

码74LS42功能表ABCD000001111111110001101111111100101101111111∶∶∶∶1001111111111010101111111111

∶∶

11111111111111

①特点：无选通输入输出低有效全译码电路如用4片4/10译码器和1片2/4译码器5/32译码器分析：因74LS42无选通输入，当不使用Y8、Y9作为输出端时，输入高位A3可兼做使能端用，这样4/10译码器3/8译码器。②扩展应用④①②③0101230123012301230123④①②③0101230123012301230123说明：A4A3＝00时:①片工作,A2A1A0＝000～111时,Y0～Y7有低输出.

其余输出Y8～Y31均为高.A4A3＝01时:②片工作,A2A1A0＝000～111时,Y8～Y15有低输出.A4A3＝10时:③片工作,A2A1A0＝000～111时,Y16～Y23有低输出.A4A3＝11时:④片工作,A2A1A0＝000～111时,Y24～Y31有低输出.（3）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。52abcdefg53显示器件：常用的是七段数码显示管abcdefg+5V共阳共阴显示器件：七段数码显示管显示

abcdefg01111110

10110000

21101101abcdfge54显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端557功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相关的芯片手册。5674LS49与七段显示器件的连接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集电极开路，必须接上拉电阻74LS4957作业4-124-134-16二、数据选择器（MUX）从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。58594选1MUX常用数据选择器举例

D0D1D2D38选1MUX

D0D1D2D3

D4D5D6D7集成电路74LS153使能端604选1MUX的性质（真值表）4选1MUX的性质（函数式）614选1MUX的性质（K图）功能表62A0A10101Y～集成电路74LS151638选1MUX的性质（真值简表）8选1MUX的性质（函数式）648选1MUX的性质（K图）65A0A2A10001111001Y8选1MUX

D0D1D2D3

D4D5D6D7用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D7用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15一位：8选174LS15116选174LS150

二位：双4选174LS153

四位：四2选174LS157、74LS158集成数据选择器以74LS151为例：F实际管脚号功能表特点：①选择输入A2A1A0，数据输入D7…D0

②使能输入EN低有效

③互补输出×××010000D0/D00001D1/D10010D2/D20011D3/D30100D4/D40101D5/D50110D6/D60111D7/D7反相输出的另一种表示方法。F①2片8选1→16选1应用A3=0:⑴片工作，

D0～D7可能被选中。A3=1:⑵片工作，

D8～D15可能被选中。（1）扩展应用≥1A0A1A2A3

1D0

D7D8D15⑵⑴F输入:地址4位:A3～A0。数据：D0～D15输出：F利用使能端进行扩展例：双4选1→8选1输入:地址3位:A2～A0。数据：D0～D7如:A2A1A0＝101,F1＝D1、F2＝D5由A2=1,使F=F2=D5，余类推。F1F2D4D5D6D7D0D1D2D310②无使能端时，输出进行再选择。③实现数据的并串转换I、并行数据送到D0～D7。II、地址发生器输出从000～111，

周而复始。III、F输出从D0～D7变化，得到串行信号。对应函数所含的mi

项,使数据选择器的Di=1;对应函数所不含的mj

项,使数据选择器的Dj=0，则数据选择器的输出与函数相等（即：使函数卡诺图与数选器卡诺图完全一致）。(2)实现组合逻辑函数输出n变量函数——部分最小项之和形式。数据选择器——

2n-1F=∑m

iDi

i=0依据:思路:

2n-1F=∑mi

i=0例：用8选1数选器实现全加和S=A⊕B⊕C=∑m(1,2,4,7)①n地址→n变量函数A2FA18选1A0D0D1D2D3D4D5D6D7ABCF“1”令D1=D2=D4=D7=1，D0=D3=D5=D6=0，则两函数相等，即8选1实现全加和函数功能。选卡函卡ABCD0D1D4D5D3D2D7D6

11

11

例：用4选1数据选择器实现1位全加和函数i写出函数的标准与或式；ii提出数据选择器的地址变量；iii剩余变量构成数据选择器数据输入端函数；

iv画逻辑图。数据选择器表达式选AB作为数据选择器的地址变量逻辑对比——得数据输入端的函数（由剩余变量组成）A1FA04选1D0D1D2D3ABCS验证：AB＝00，S＝D0＝CC＝0，相当ABC＝000，S＝0C＝1，相当ABC＝001，S＝1AB＝01，S＝D1＝CC＝0，相当ABC＝010，S＝1C＝1，相当ABC＝011，S＝0AB＝10，S＝D2＝CC＝0，相当ABC＝100，S＝1C＝1，相当ABC＝101，S＝0AB＝11，S＝D3＝CC＝0，相当ABC＝110，S＝0C＝1，相当ABC＝111，S＝1卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。降一维（b）降维图法例1：

1

11

10001111001BCAC

CC

C0 101BA将C变量移入方格内AB＝00，C＝0，S＝0C＝1，S＝1S＝CAB＝01，C＝0，S＝1C＝1，S＝0S＝CAB＝10，C＝0，S＝1C＝1，S＝0S＝CAB＝11，C＝0，S＝0C＝1，S＝1S＝CC

CC

C0 101BAD0D1D2D30 101BA可知用4选1实现S，有逻辑图A1FA04选1D0D1D2D3ABCS

可知用8选1实现，有D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D。例2：用8选1实现F=∑m(1,5,6,7,9,11,12,13,14)1

1

11111110001111000011110CDABD

0D

11D

D

D0100011110CAB降维D0

D1

D2

D3

D6

D7D4

D50100011110CAB选卡D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D逻辑图A2FA18选1A0D0D1D2D3D4D5D6D7ABCD“1”1111111110001111000011110CDABD

1D

D1D

0

D0100011110CAB降1维如图所示卡图，对函数降2维.AB＝00，C＝0，F＝DC＝1，F＝1F＝C+DAB＝10，C＝0，F＝0C＝1，F＝DF＝CDAB＝11，C＝0，F＝1C＝1，F＝DF＝C+DAB＝01，C＝0，F＝DC＝1，F＝DF＝CD+CDC+D

CD+CDCD

C+D0 101BA降2维作业4-234-244-25三、数码比较器比较两个数的大小或是否相等。

1）一位比较器

2）四位比较器68（1）一位数值比较器功能表6970逻辑图逻辑符号A=B&&=1ABA<BA>B71ABA>BA<BA=B一位比较器（2）四位数值比较器比较原则：A.先从高位比起,高位大的数值一定大。B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。72(A>B)L(A<B)LA>BA=BA<B(A=B)LB1B0B3B2A1A0A3A2四位集成比较器74LS85A3B2A2A1B1A0B0B3B3(A<B)(A=B)(A>B)A<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比较结果比较结果，可向高位输出(A<B)L(A=B)L(A>B)LA<BA=BA<B73普通4位比较功能特定功能74LS85比较器功能表例：七位二进制数比较器。（采用两片74LS85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS85高位芯片74LS85低位芯片744、应用⑴串联比较（8位比较）

LA>B>LA=B85(1)=LA<B<3210A7B7A4B4

LA>B>LA=B85(2)=LA<B<3210A3A0B3B0010LA>BLA=BLA<B高位片低位片比较：①优先进行A7～4与B7～4的比较；②前者相等时再进行A3～0与B3～0的比较。⑵并联比较（20位比较）(二级比较)(初级比较)

P>QP<Q

85(1)

3

210>=<

P>QP<Q

85(2)3

210>=<

P>QP<Q

85(3)3

210>=<

P>QP<Q

85(4)3

210>=<

010LA>BLA=BLA<B

P>Q>P=Q

85(5)=P<Q

<3210A1B1A4B4A6B6A9B9A10B10A11B11A14B14A16B16A19B19A15B15A5B5A0B0说明：①初级比较每片完成5位数据比较。

②二级比较完成4位数据比较，级联