时钟发生器,DSP原理

时钟发生器时钟发生器组成为C54xDSP提供时钟信号一个内部振荡器一个锁相环电路时钟发生器的硬件连接？时钟发生器可以采用两种方法实现：(1)使用具有内部振荡电路的晶体振荡器（必须配置CLKMD引脚以使能内部振荡器）

(2)使用外部时钟（可以采用封装好的晶体振荡器，此时内部振荡器无效）C54xDSP有两种类型的PLL：硬件可配置的；软件可编程的硬件可配置的PLL硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的状态，来选定时钟方式。

模式选择引脚时钟模式CLKMD1CLKMD2CLKMD3选项1选项2000使用外部时钟源，PLL×3使用外部时钟源，PLL×5110使用外部时钟源，PLL×2使用外部时钟源，PLL×4100使用内部振荡器，PLL×3使用内部振荡器，PLL×5010使用外部时钟源，PLL×1.5使用外部时钟源，PLL×4.5001使用外部时钟源，时钟频率除以2使用外部时钟源，时钟频率除以2111使用内部振荡器，时钟频率除以2使用内部振荡器，时钟频率除以2101使用外部时钟源，PLL×1使用外部时钟源，PLL×1011停止模式停止模式软件可配置的PLL具有软件可编程PLL的DSP器件可以选用两种时钟方式之一来配置：

(1)PLL模式—倍频：CLKIN×倍频系数(从0.25～15共31个)(2)DIV模式—分频：CLKIN除以2或41．复位时的时钟模式(由3个外部引脚的状态所决定)CLKMD1CLKMD2CLKMD3CLKMD复位值时钟模式000E007h使用内部振荡器，PLL×150019007h使用内部振荡器，PLL×100104007h使用内部振荡器，PLL×51001007h使用内部振荡器，PLL×2110F007h使用内部振荡器，PLL×11110000h使用内部振荡器，1/2(禁止PLL)101F000h使用内部振荡器，1/4(禁止PLL)011-保留(旁路模式)软件可编程PLL的方法：对16位存储器映射时钟模式寄存器(CLKMD)编程加载PLL，以配置所要求的时钟方式。CLKMD(地址为58h)：包含定时器的控制和状态位位名称功能15～12PLLMULPLL乘法系数(乘法器)。11PLLDIVPLL乘法系数(除法器)。10～3PLLCOUNTPLL计数器值。每16个输入时钟CLKIN到来后PLL计数器减1。（提供牵引时间：从PLL工作到PLL提供稳定时钟所需的时间）PLL计数器可以用于确保处理器直到PLL锁定之后才被锁定，以便只有有效的时钟信号送到DSP2PLLON/OFFPLL开/关。与PLLNDIV一起使能或禁止时钟发生器的PLL部分PLLON/OFFPLLNDIVPLL状态

00关

01开

10开

11开1PLLNDIVPLL时钟发生器选择。PLLNDIV=0时，工作在分频器(DIV)模式PLLNDIV=1时，工作在PLL模式0PLLSTATUSPLL状态。表示时钟发生器的工作模式：PLLSTATUS=0时，分频器(DIV)模式PLLSTATUS=1时，PLL模式PLL的乘法系数（CLKOUT=CLKIN×乘法系数）PLLNDIVPLLDIVPLLMUL乘法系数0X0～140.5(/2)0X150.25(/4)100～14PLLMUL+110151(旁路)110或偶数(PLLMUL+1)÷211奇数PLLMUL÷42．软件可编程PLL的编程注意事项(1)使用PLLCOUNT可编程锁定定时器PLL锁定定时器是一个减1计数器每16个CLKIN计数器减1锁定延迟时间可以设置为0～4080(255×16)个CLKIN周期。公式

TCLKIN为输入时钟周期，LockupTime为所要求的PLL锁定时间。为了安全，也可以将PLLCOUNT设置为全1，即最大值(2)时钟模式由DIV模式转换为PLL模式通过修改PLLMUL、PLLDIV和PLLNDIV位来完成只有在DIV模式时，才能改变以下几个值：PLLMUL，PLLCOUNT，PLLON/OFF一旦PLLNDIV位被置1，PLLCOUNT定时器开始减计数直到0。当完成了PLL模式转换时，CLKMD的PLLSTATUS位读为1。例：C549DSP转换DIV模式为PLL×3模式，输入CLKIN频率为13MHz，并且PLLCOUNT=18(十进制)：19us/(16/13M)≈16<18STM#0010000010010111b，CLKMD(3)时钟模式由PLL模式转换为DIV模式通过加载CLKMD寄存器来完成PLLNDIV=0，选择DIV模式设置PLLMUL位从PLL模式转换为DIV模式时，会在一个短暂的延迟后完成这两种模式之间的转换

，所以不用设置PLLCOUNT当完成了DIV模式转换时，CLKMD寄存器的PLLSTATUS位读为0例：从PLL×3模式→DIV/2模式。

STM#0b，CLKMD；转换为DIV模式TstStatu：LDMCLKMD，AAND#01b，A；查询PLLSTATUS位

BCTstStatu，ANEQ；ANEQ表示(A)≠0

(4)改变PLL乘法系数

(思想：PLL→DIV→PLL，因为只有在DIV模式时，才能改变以下几个值：PLLMUL，PLLCOUNT，PLLON/OFF)步骤：

(1)清除PLLNDIV位为0，选择DIV模式。

(2)查询PLLSTATUS位，直到该位变为0，表示DIV模式有效。

(3)修改CLKMD，设置PLLMUL、PLLDIV和PLLNDIV位，以获得所期望的频率乘法系数。

(4)设置PLLCOUNT位为所期望的锁定时间。

注：在除以2模式和除以4模式之间的转换是不可能的。为了转换这两种模式，时钟发生器必须首先设置为PLL模式，然后设置回期望的除数配置的DIV模式。例：将时钟模式从PLL×(X)转换为PLL×1：

STM#0b，CLKMD；转换为DIV模式TstStatu：

LDMCLKMD，AAND#1b，A；查询PLLSTATUS位

BCTstStatu，ANEQSTM#0000001111101111b，CLKMD