SHARC DSP内部结构-应硕

SHARCDSP内部结构你将可以回答的问题：SHARCDSP由哪几部分组成？他的核处理器单元有何独特之处？他凭什么比以前更快？他有哪些资源我可以利用？？？？？？片上集成外设CPU片内存储器片内总线片外存储器SHARCDSP由哪几部分组成？大家都是这样的嘛！通用的框图ADSP21061内部结构框图五个主要部分：（奥运五环）核处理器、双口SRAM、I/O处理器、扩展口、JTAG口PS：JTAG(JointTestActionGroup；联合测试行动小组)是一种国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试、在线编程SHARCDSP由哪几部分组成？核处理器能干啥？----有什么，怎么干32位浮点运算单元，包括乘法器、算术逻辑单元、移位器；数据寄存器堆：

R0～R15（或者F0～F15）；数据地址产生器：

（DAG1，DAG2）；程序控制器及指令缓冲（32级）；内部定时器（32位）独立并行的计算单元独立并行的计算单元—算术运算单元32/40位浮点数加、减、加/减、平均32位定点数加、减、加/减、平均浮点和定点数转换定点带进位加法、带借位减法逻辑操作：AND、OR、XOR、NOT倒数和平方根倒数最大值、最小值、比较位段截取和放置定点与浮点数据格式独立并行的计算单元独立并行的计算单元—乘法器可在一个周期内完成定点和浮点数乘法运算以及定点数的乘/累加运算，其运算与乘法器和乘积寄存器有关乘积寄存器乘积寄存器MR用来存放定点数的积，其长度是80位。80位的定点乘积寄存器从高到低分成3个寄存器：MR2、MR1、MR0。16位32位32位独立并行的计算单元独立并行的计算单元—移位器移位器对32位定点数进行逻辑移位或算术移位，位段存放与提取，位清零、置位、测试、取反等操作，可以在单时钟周期里将一个字左移或右移任意位。位操作的输入操作数总是来自40位数据寄存器的高32位，低8位被忽略。操作数在前半个周期内传递到移位器，在后半个周期内将结果输出到数据寄存器的高32位。移位操作中，位移量为正表示左移，为负则表示右移。ADSP21061内部结构框图程序控制器主要用于控制程序流的执行，并为访问程序存储器提供地址片内循环计数器和循环堆栈，控制循环间隔和评估条件指令程序控制器中还有专门的取指寄存器、译码寄存器，实现程序的流水操作指令流水操作说明地址值指令0X01指令10X02指令20X03指令30X04指令40X05指令5…...…...周期数取指译码执行10X0120X020X0130X030X020X0140X040X030X0250X050X040X03…...…...…...…...地址产生器(DAG1、DAG2)简化存储器操作支持间接寻址提供备用DAG寄存器支持双数据单周期存取支持循环寻址方式支持位反转寻址特点:

8×4×24＝？８×４×３２＝？

DAG1

指向数据存储区DM（地址32位）变址寄存器Ix,x=0~7地址修改寄存器Mx,x=0~7基址寄存器Bx,x=0~7循环长度寄存器Lx,x=0~7

DAG2

指向程序存储区PM（地址24位）变址寄存器Ix,x=8~15地址修改寄存器Mx,x=8~15基址寄存器Bx,x=8~15循环长度寄存器Lx,x=8~15双数据存取单周期内访问两个操作数DM：data－DAG1PM：data&instruction－DAG2当取指与取数冲突时，指令入指令缓存，下一周期再取指令流水—何时何地取指令？ADSP21061内部结构框图ADSP21061内部存储器存储器组织ADSP21061内部有1Mbit的SRAM，存储器总线功能强大，配置相当灵活。片内存储器分成两块BLOCK0(DM)BLOCK1(PM）三条内部总线与片内存储器相连PM总线DM总线I／O总线在一个周期内三条总线都可以对片内存储器访问ADSP-21061存储器映射片内存储器的访问原则指令始终按48位访问；SYSCON寄存器中的IMDW0位和IMDW1位定义两个片内存储块的寻址方式，当其为1时选定48位访问方式来执行40位访问，当其为0时，则为32位访问方式短字访问始终是16