半导体集成电路考试题目与参考答案

第一部分考试试题第0章绪论什么叫半导体集成电路？按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？按照器件类型分，半导体集成电路分为哪几类？类响waferdie、摩尔定律？第1章集成电路的基本制造工艺四层三结的结构的双极型晶体管中隐埋层的作用？在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。简单叙述一下pnNPN简述硅栅pCMOS以pCMOSBiCMOS的有哪些不足？以NCMOSBiCMOS的有哪些优缺点？并请提出改进方法。请画出NPN请画出CMOS第2章集成电路中的晶体管及其寄生效应简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。什么是集成双极晶体管的无源寄生效应？什么是MOS什么是MOS消除“Latch-up”效应的方法？如何解决MOSMOSFET如何解决MOS第3章集成电路中的无源元件双极性集成电路中最常用的电阻器和MOS集成电路中常用的电容有哪些。为什么基区薄层电阻需要修正。为什么新的工艺中要用铜布线取代铝布线。运用基区扩散电阻，设计一个方块电阻2001K20W/c5V,设计此电阻。第4章TTL电路名词解释电压传输特性开关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间 瞬态下降时间瞬时导通时间分析四管标准TTL（稳态时）各管的工作状态？善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。相对于五管与非门六管与非门的结构在那些部分作了改善的矩形性。的想法。为什么TTLOCTTL第5章MOS反相器请给出NMOS各项在不同情况下是提高阈值还是降低阈）什么是器件的亚阈值特性，对器件有什么影响？MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？PMOSPMOS流的影响。什么是沟道长度调制效应，对器件有什么影响？为什么MOS（不考虑沟道调制效应）？ID

V 特性曲线DS（）给出E/RVTC值。9考虑下面的反相器设计问题：给V=5K`=30uA/2V=1VDD N T0设计一个V=0.2V

条件时的晶体管的宽长(W/L)OL和负载电阻R的阻值。L10

OL=5K`=20uA/2V=0.8R=200ΩW/L=。DD N T0 L计算VTC曲线上的临界电压值

VV

）及电路的噪声容限，并评价该直流反相器的设计质量。

OL OH IL IHV=0.6V的电阻负载反相器，增强型驱动晶体

=1V，V=5VOL求V和VIL IH

T0 DDVNML

和VNMH采用MOSFET作为nMOSnMOS以饱和增强型负载反相器为例分E/E15试比较将nMOSE/E反相器的负载管改为耗尽型nMOSFET后，传输特性有哪些改善？16.耗尽型负载nMOS反相器相比于增强型负载nMOS反相器有哪些好处？17nMOSE/D

/K

=2V，求此反相器的高、低输出逻辑电平是多少？

TE

NE ND DD什么是CMOSCMOS根据CMOSV和VIL IH求解CMOS为什么的PMOSNMOSCMOSV=3.3V V=0.6V V=-0.7V K=200uA/2 K=80uA/2DD TN TP N p计算电路的噪声容限。采用0.35um工艺的CMOS反相器，相关参数如下V=3.3VDD=0.6VμC (W/L)=8TN NOX N=-0.7VμC (W/L)=12TP pOX P求电路的噪声容限及逻辑阈值。CMOSNMOS：V=0.6VμC=60uA/V2TN NOXPMOS：V=-0.7VμC=25uA/V2TP POX=L=0.8umN P求V=1.4VW/WM N P此CMOSVTN

、V的值在标称值有正负15%的变化，假定其他参数仍TP为标称值，求V的上下限。M举例说明什么是有比反相器和无比反相器。以CMOSttr f间tt=tW/Wpd r f N PVintVoutt第6章CMOS静态逻辑门画出CMOS用CMOS计算图示或非门的驱动能力PVDDVDDABAB画出F=AB+CD的CMOS．简述CMOS降低电路的功耗有哪些方法？比较当FO=18AND113/105/325/3第7章传输门逻辑一、填空1．（1） ，缺点；（2） ，缺点： ；（3） ，缺点： 。传输门逻辑电路的振幅会由于 减小信号的 也较复杂在多段接续时一般要插。一般的说，传输门逻辑电路适合 逻辑的电路。比如常用的 和 。二、解答题OS根据下面的电路回答问题：BMOS门电路的什么问题？VDD电路原理图回答问题。电路的功能是什么？说明电路的静态功耗是否为零，并解释原因。212不同点。图1 图2根据下面的电路回答问题。已知电路B。当Aa出XOUTNMOSPMOSA写出逻辑表达C=A B的真值表，并根据真值表画出基于传输门的电路原理图。以完成不同的逻辑功能，写出它们的真值表，判断实现的逻辑功能。图1 图2分析下面的电路，根据真值表，判断电路实现的逻辑功能。第8章动态逻辑电路一、填空的。对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，PDNPDNPUNPUN二、解答题T/2。0->11->0述会发生什么并在电路的某处插入一个反向器修正这个问题。32CMOS组合逻辑电路的特点。A 图B其特点。它的工作原理。简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。OUT的波形。结合下面电路，说明动态组合逻辑电路的工作原理。第9章触发器SRSRDD锁存器的真值表SRMOSSRMOS仔细观察下面RS触发器的版图，判断它是或非门实现还是与非门实现仔细观察下面RS触发器的版图，判断它是或非门实现还是与非门实现损失的种类，给出两种解决方案并且阐述两种方案的优缺点，若没有，写出真值表。损失的种类，给出两种解决方案并且阐述两种方案的优缺点，若没有，写出真值表。损失的种类，给出两种解决方案并且阐述两种方案的优缺点，若没有，写出真值表。）解 释 下 面 的 电 路 的 工 作 过 程 画 出 真 值 表 。解释静态存储和动态存储的区别和优缺点比较。阐述静态存储和动态存储的不同的的存储方法。说明电平灵敏和边沿触发的区别，并画图说明建立时间维持时间延迟时间连接下面两个锁存器使它们构成主从触发器，并画出所连的主从触发器的输入输出波形图简述下时钟重叠的起因所在形图下图所示的是两相时钟发生器，根据时钟信号把下面四点的的波形图画出反相器的阈值一般可以通过什么进行调节施密特触发器的特点说明下面电路的工作原理，解释它怎么实现的施密特触发。画出下面施密特触发器的示意版图。PMOSNMOS第10章逻辑功能部件1、根据多路开关真值表画出其组合逻辑结构的CMOS电路图。K KK K1 01 11 00 10 0YD0D1D2D32、根据多路开关真值表画出其传输门结构的CMOS电路图。K KK K1 01 11 00 10 0YD0D1D2D33、计算下列多路开关中P管和N管尺寸的比例关系。4、根据下列电路图写出SUM和C的逻辑关系式，并根据输入波形画出其SUM和C的输出波0 0形。AABCi6、画出传输门结构全加器的电路图，已知下图中的P=A⊕B。5、计算下列逐位进位加法器的延迟，并指出如何减小加法器的延迟。6、画出传输门结构全加器的电路图，已知下图中的P=A⊕B。7、试分析下列桶型移位器各种sh输入下的输出情况。8、试分析下列对数移位器各种sh输入下的输出情况。第11章存储器一、填空4MbSRAM[Hirose9032128Kb，由1024行和 列的阵列构成。行地址（ X、列地址（Y、和块地址（Z）分为 、 、 位宽。对一个512×512的NOR 假设平均有50%的输出是低电平有一已设计电路的静电流大约等于0.21mA(输出电压为1.5V时)，则总静态功耗为，就从计算得到的功耗看，这个电路设计的 “好”或“差。一般的，存储器由 、 和 三部分组成。半导体存储器按功能可分为： 和 ；非挥发存储器有、 和 ；二、解答题1ROM3WL[0]为例，说明原理。图1一个4×4的ORROM2×2的MOSORROM0100。并简述工作原理。2ROM0，1，23图2一个4×4的NORROM2×2MOSNORROM0，10101。并简述工作原理。34×4NORROM0.25mCMOS1.5V2.5V1V。NMOS(W/L)=4/2。图3一个4×4的NORROM4ROM0，1，23图4一个4×4的NANDROM2×2MOSNANDROM0，11010。并简述工作原理。预充电虽然在NORROMNANDROM请解释这是为什么？sram，flash memorydram给出单管DRAMX波形和BL压值。DRAM？（选作）refreshtime？给出三管DRAM的原理图。并按图中已给出的波形画出X和BL1波形，并大致标出电值（选作）试问有什么办法提高refresh time？1TDRAM1pF1.25V10Cs（50fF）1.9V0V4.8操作期间位线上的电压摆幅。给出一管单元DRAM的原理图，并给出版图。15．：它们两个都是哪一种类型存储器单元？分别是什么类型的？：这两种存储单元有什么区别？分别简述工作原理。16．画出六管单元的SRAM晶体管级原理图。并简述其原理。第12章模拟集成电路基础1.1的函数曲线。图1.12.如1.3所示，假V ＝0.6V,=0.4V12,而2 =0.7V。如

从－到0变化，TH0 F X画出漏电流的曲线。+1.2V+1.2VV图1.3L=LL=2LMOSFETI随

变化的特性曲线。

1 1 D DS什么叫做亚阈值导电效应？并简单画出logI-VD GS

特性曲线。1.7Mgg1m mb

随偏置电流I的变化草图。1X图1.7假设图1.9M1VddI1M1VddI1M1Vin图1.9比较工作在线性区和饱和区的MOS8．在图L=200

=0.6V,2 =0.7V,F

C=50ox

1 和=0.4V12。

TH0计算

时的in

。outI用图1.10（b）中的MML的最小1 2 2 2值。VddI1VoutM1Vin图VddI1VoutM1Vin如图1.11所示，晶体M得到输入电压的变化，并按比例传送电流50 的传输1线上。在图50的电阻；在图中，传输VV线的另一端接一个共栅极。假0。计算在低频情况下，两种接法的增益 out。VVddRdM1VddRdM1图1.11（a）图1.11（b）什么是差动信号？简单举例说明利用差动信号的优势。在图1.12所示的电路中管的宽度是M的两倍。计V

的偏置值相等时2 1的小信号增益。

in1

in2图1.121.131mAL＝1,2TH

Cn

=50A，0

=3V。DD如果Rss5RD

的值。图1.13在图1.14（a）中，假设所有的晶体管都相同，画出V 从一个大的正值下降时IX X和V的草图。BM0AM0ANBVx图1.14（a）1.15的漏电流。1.16LL0I3 4的表达式。

outVdIout图1.15

VdM2M1图1.16简要叙述与温度无关的带隙基准电压源电路的基本原理。11.17101＋RR1 2

=10。要求增益误差为1％，确定A1

的最小值。图1.17

Vout第13章A/D、D/A变换器简单给出D/A给出DAC试比较几种常用的DAC一个D/A10V40mV，问此D/A少位？2.1TD/A01111111

＝10V。当输入分别为10000000REFRf=3RRRRRRRRRRMAMP图2.1画出一个简单的用传输门实现的电压定标的3DAC。D/A简单给出A/D给出ADC试比较几中常用A/D24位逐次逼近型A/D5V2.8V判决图。2第二部分参考答案第0章绪论1电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。2SS，中规模集成电路MSI，大规模集成电路VSI，超大规模集成电路VLS，特大规模集成电路ULS，巨大规模集成电路GS）双极型（BJT）集成电路，单极型集成电路，Bi-CMOS数字集成电路，模拟集成电路，数模混合集成电路。集成电路中半导体器件的最小尺寸如MOSFET计水平的重要标志。它的减小使得芯片集成度的直接提高。名词解释：集成度：一个芯片上容纳的晶体管的数目wafersize：指包含成千上百个芯片的大圆硅片的直径diesize：指没有封装的单个集成电路2摩尔定律：集成电路的芯片的集成度三年每三年提四倍而加工尺寸缩小 倍。2第1章集成电路的基本制造工艺减小集电极串联电阻，减小寄生PNP时下推大 第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4.P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5.NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6.首先NPN阱使得NPNCNNPN7.EEBCSp+n+pn+np+n+-BLPp+nn+pn+EBCS8.第2章集成电路中的晶体管及其寄生效应PNPNPNNPNNPNNPNNPN欧姆体电阻，他们会对晶体管的工作产生影响。MOSMOS场区寄生MOS管和寄生PNP（闩锁效应，这些效应对MOS器件的工作稳定性产生极大的影响。在单阱工艺的MOS器件中P阱为例，由于NMOS管源与衬底组成PN结，而PMOS管的源与衬底也构成一个PNPNPNPN(NPN象。影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。版图设计时：为减小寄生电阻RsRw孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以NCMOS倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生PNPRs，可以有效降低寄生NPN具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大。MOSFETMOSFET易开启。（1）增大基区宽度：由工艺决定；（2）使衬底可靠接地或电源。第3章集成电路中的无源元件双极性集成电路中最常用的电阻器是基区扩散电阻 MOS集成电路中常用的电阻有晶硅电阻和用MOS管形成的电阻。反偏PNMOS表面的硅会进一步氧化。形成管子后，实际电阻比原来要高，所以需要修正。端则产生空洞，严重时甚至会断裂。5.r(L/W)=R=1KL/W=5I=V/R=1mAP=(I*I*r)/(WL) W=6.32微米单位。第4章TTL电路名词解释VO随输入电压Vi（示，与晶体管电压传输特性相似。开门/关门电平：开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平(VON)；关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF)。逻辑摆幅：-输出电平的最大变化区间，VL=VOH-VOL。过渡区宽度：输出不确定区域（非静态区域）宽度，VW=VIHmin-VILmax。输入短路电流IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。（而其它输入端接地时，流过接高电平输入端的电流。则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。瞬态延迟时间td-从输入电压ViVoDelay-延迟。瞬态下降时间tf-输出电压Vo从高电平VOHVOLFall-下降。瞬态存储时间ts-从输入电压ViVoStorage瞬态上升时间tr-输出电压Vo从低电平VOLVOHRise-上升。瞬态导通延迟时间实用电路）从输入电压上升沿中点到输出电压下降沿中点所需要的时间。当输入端的信号，有任何一个低电平时：Q1饱和区 Q2截至区 Q3饱和区 Q4截至当输入端的信号全部为高电平时：Q1反向区 Q2饱和区 Q3饱和区 Q4饱和区Q5当输出从低电平向高电平转化时，要求Q5快速退出饱和区，此时如果再导通时IB5越大，则保和深度约大，时间就越长。当输出从高电平向低电平转化时希望Q5快速的存储的电荷放完此时要求IB5尽能的大。 设计时，IB5的矛盾带来了很大的困难。四管与非门：输出采用图腾柱结构Q3--D ，由于D是多子器件，他会使Tplh明显降。D还起到了点评位移作用，提高了输出电平。五管与非门：达林顿结构作为输出级，Q4也起到点评位移作用，达林顿电流增益大，输出电阻小，提高电路速度和高电平负载能力。四管和五管在瞬态中都是通过大电流减少Tplh.静态中提高了负载能力和输出电平。六管单元用有源泄放回路RB-RC-Q6R3由于RBQ6Q5Q2Q5Q5饱和后Q6分流，限制了Q5在截至时Q6Q6比Q5Q5快速退出饱和区。6.BC四管单元BC四管单元六管单元由于六管单元在用了有源泄放回路，使Q2-Q5Q2Q5Q2Q5BC输出高电平偏低：VCE3R5VCE3和IC3输出高电平偏高：VCE5IB5Q5低电平的管子烧坏。并会使数出低电平抬高，容易造成逻辑混乱。去掉TTL第5章MOS反相器答：公式：VT

= -2-MS FC

SS IQQC CQQ其中：

OX OX OX 为了消除半导体和金属的功函数差，金属电极相对于半导体所需要加的MS外加电压，一般情况下，金属功函数值比半导体的小，MS

一般为负。2是开始出现强反型时半导体表面所需的表面势，也就是跨在空间电荷区F上的电压降。对于NMOS数值为正QB是为了支撑半导体表面出现强反型所需要的体电荷所需要的外加电压。COX于NMOS数值为正QSS是为了把绝缘层中正电荷发出的电力线全部吸引到金属电极一侧所需加COX的外加电压，对于绝缘层中的正电荷，需要加负电压才能其拉到平带，一般为负。QI是为了调节阈值电压而注入的电荷产生的影响，对于NMOS，注COX入P型杂质，为正值。MOSFETVgs<Vth时MOSIdVgs应。影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。MOS生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。PMOSV=0，此时BS不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压VBS>0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。影响：使得PMOS阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小。答：MOS道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应增加而增加，即饱和区DS答：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道，其漏源电流基本不随漏源电压发生变化，产生饱和特性。答：I 非饱和区 饱和区DV =V -VDSsat GS THVDS非饱和区：条件：0<VDS

<V-VGS THW 1方程：IDS饱和区：

Cox

[(VL

V TH

V2]2DS条件：0<V-V <VGS TH WDS方程： IDS

C2

(VL'

V )2TH解：VDDRVDDRLMIVinV<V时，M处于截止状态，不产生任何漏极电流。随着输入电压增加而超过V时，in T0 I T0M开始导通，漏极电流不再为0，由于漏源电压V=VI DS

大于V-V，因而M初始处于饱in T0 I和状态。随着输入电压增加，漏极电流也在增加，输出电压Vout

开始下降，最终，输入电压大于V

+V，M进入线性工作区。在更大的输入电压下，输出电压继续下降，Mout T0 I I仍处于线性模式。传输特性曲线如图示：VoutVdVout/dVin=-1VOHVOL0

dVout/dVin=-1VIL VIH

Vin1）V<V时，M截止，V=V=Vin T0 I out OH DD2）V

=V=V时，V=Vin OH DD out OLM：V=V=VI GS in DDV=V=VDS out OL∴V<V-VDS GS T0I=(V-V

)/R=(V

M非饱和导通I)/RR DD

out

DD OL LI=K〔(V-V)V-1/2V2〕M N GS T0 DS DS=K〔(V

-V)V-1/2V2〕N∵I=I

DD T0 OL OLM R(VDD-VT0(VDD-VT0+1/KNRL)2-2VDD/KNRLOL DD T0 NL为使V

→0，要求KR

>>1OL NLVoutVDDKR↑VDDKR↑NL3）V=V时,M：V=V=Vin IL

I GS in ILV=VDS out∴V>V-VDS GS T0I=(V-V)/R

M饱和导通IR DD out LI=1/2K(V -V)2M N GS T0=1/2K(V -V)2N in T0∵I=I，对V微分，得：M R in-1/R(dV/dV)=K(V -V)L out in N in T0∵dV/dV

=-1out in∴V=V=V+1/KRIL in T0 NL∴此时V=V-1/2KRout DD NL4）V=V时,M：V=V=Vin IH

I GS in IHV=VDS out∴V<V-VDS GS T0I=(V-V)/R

M非饱和导通IR DD out LI=K〔(V-V)V-1/2V2〕M N GS T0 DS DS=K(V-V)V-1/2V2〕N in

T0

out∵I=I，对V微分，得：M R in-1/R(dV

/dV

)=K

+(V

-V)dV

/dV-V

(dV

/dV)〕L out∵dV/dV

in=-1

N ou

in

out

in

out inout in∴V=V=V+2V -1/KRIH in T0 out NL2VDD2VDD/3KNRLout∴V=V+IH T0

-1/KR8VDD8VDD/3KNRL

=V时，晶体管非饱和导通，V=V=Vout OL in OH DD∴(V-V)/R=K（W/〔(V-V)V-1/2V〕DD out L N DD T0 OL OL代值解得：R（W/L）=2.05×105ΩL可以选择不同的W/LR值以满足L

=0.2V，在最终设计中二者的选取还需考虑其他OL因素，如电路功耗与硅片面积。表中列出了一些设计中W/L和R可能的取值和对应每种L取值估算的平均直流功耗。W/L RW/L R（KΩ） P (uW)L DCaverage1 205.0 58.52 102.5 117.13 68.4 175.44 51.3 233.95 41.0 292.76 34.2 350.8RLW/LRRL L积的硅区，则还需要在功耗和面积之间折中。10.解：K=K`(W/L)=40uA/V2 ∴KR=8V-1N N NLV<V

时，驱动管截止，V

=V=V

=5Vin T0

out

OH DD(VDD-VT0(VDD-VT0+1/KNRL)2-2VDD/KNRLOL DD T0 NL

=0.147VV=V+1/KR=0.925VIL T0 NLV=VIH T0

-1/KR=1.97V8VDD8VDD/3KNRL∴V=V-V=0.78VNML IL OLV=V-V=3.03VNMH OH IHVNML

过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为V的1/4，即V

=5V时取1.25V。DD DD(VDD-VT0+1/K(VDD-VT0+1/KNRL)2-2VDD/KNRLOL DD T0 NL代值解得KR=2NL∴V=V+1/KR=1.5VIL T0 NL8VDD8VDD/3KNRLIH T0

-1/KR=3.1VNL而V=V=5VOH DD∴V=V-V=0.9VNML IL OLV=V-V=1.9VNMH OH IH并且有源负载反相器电路比无源负载反相器有更好的整体性能。VSSVSSVDDVDDVVDDVin

Vout饱和增强型负载反相器只要求一个独立的电源和相对简单的制造工艺，并且VOH

限制在V-V。而线性增强型负载反相器的V=V，噪声容限高，但需要使用两个独立的电源。DD TL OH DD由于二者的直流功耗较高，大规模的数字电路均不采用增强型负载nMOS反相器。14.VDDVDDDMLSMIVoutVin解：1）V=0时，M截止in IM：V=V=V-V

=V-VL DSL

GSL

out

DD OL∴V>V-V MDSL GSL TL LV=V=V-Vout OH DD TL2）V=V时，V=Vin DD out OLM：V=V=VI GSI in DDV=V=VDSI out OL∴V <V -VDSI GSI TIM非饱和导通II =K〔(V

-V)V-1/2V2〕DSI NI GSI TI DSI=K〔(V-V)V-1/2V

DSI2〕NI DD TI OL OLI=1/2K(V -V)2DSL NL GSL TL=1/2K(V-V-V)2NL DD∵I =I

OL TLDSI DSL∴V =g(V -V)/2gOL mL DD TL mI为使V→0，要求g

<<gOLgmL/gmI↓VoutgmL/gmI↓

mL mI0传输特性曲线如图示：VoutVDD-VTL

VingmL(VDD-VTL)/2gmI0

Vin15.VDDVDDDMDSMEVoutVin解：1）V=0，M截止in EMV<0，V=0D TD∴V=V-V=V-V

GSD>V -VDSD DD out DD OL

GSD TDM始终饱和导通D∴V=V=V，改善了高电平传输特性out OH DD2）V=V，V=Vin DD out OLM：V=V=VE GSE in DDV=V=VDSE out OL∴V<V-VDSE GSE TEM非饱和导通II=K

〔(V

V

-1/2V2〕DSE NE

GSE

TE

DSE=K〔(V-V)V

-1/2V2〕NE DD TE OL OLI=1/2K(V -V)2DSD ND GSD TD=1/2KV2NDTD∵I =IDSI DSL∴V =V2K/2K(V -V) 低电平传输特性仍取决于两管尺寸之比OL TD ND NE DD TE为使V→0，要求K

<<KOLVout

ND NEDDK /KDDK /K↓ND NE0 Vin传输特性曲线如图示：VoutVDDV2K

/2K

-V)TD ND

NE

TE0 Vin答：耗尽型负载nMOSVTC噪声容限，并且是单电源供电，整体的版图面积也较小。另外，在CMOS尽型晶体管还能减少漏电流。

=V2K/2K(V

-V)=0.027VOL TD NDV =V=2V

NE DD TEOH DD答：CMOSNMOSPMOSCMOS

=0

=V=V=

时，NMOSin

OH

in DD导通，PMOSV=V=0。高低输出电平理想，与两管无关。out OLCMOS0VDD

时，NMOS和PMOS总是一个导通，一个截止，没有从VDD

到V的直流通路，也没有电流流入栅极，因而其SS静态电流和功耗几乎为0。这也是CMOS电路最大的特点。19.VDDMNMVDDMNMPVoutdV/dV=-1out inVDD Vin

outdV/dV=-1out in0 VinV VIL IH解：1）V=Vin ILM：V =V=VN GSNVDSN

in IL=Vout∴V>V-VDSN GSN TNM饱和导通NI =1/2K(V

-V)2DSN

N GSN TN=1/2K(V-V)2N IL TNM：-V =V -V=V -VP GSP DD-V =VDSP DD

in DD ILVout∴-V <-V

–(-V)DSPMP

GSP TPI=K〔(-V

|)(-V)-1/2(-V

)2〕DSP P =K〔(V-V

TP DSP-|V|)(V -

DSP)-1/2(V

-V)2〕P DD IL TP

DD

DD out∵I =I，对

微分，得：DSN DSPK〔(V-V

-|V

IL|)(-dV

)+(-1)(V

-V)-(V

V)

/dV)〕P DD IL =K(V-V)

out

DD

DD

out inN IL TN∵dV/dV=-1out in∴V=(2V+V-V

+K

)/(1+K 其中

=K/K2）V=V

out

DD RTN

R N Pin IHM：V =V=VN GSNVDSN∴V

in IH=Vout<V-VDSN GSN TNM非饱和导通NI=K〔(V

V

-1/2V2〕DSN N

GSN

TN

DSN=K〔(V-V)V-1/2V2〕N IH TNM：-V =V -V=

out

outP GSP DD-V =VDSP DD

in DD IHVout∴-V >-V

–(-V)DSPM饱和导通PI =1/2K

GSP TP-|V|)2DSP P GSP TP=1/2K(V-V

|)2P DD IH TP∵I =I，对

微分，得：DSN DSP IHK〔(V-V

)(dV

/dV

)+V

(dV

/dV

=K(V

-|V|)N IH TN

out

in

out

out

P DD IH TP∵dV/dV=-1out in∴V〔V+V +K

+V)〕/(1+K) 其中

=K/KIH DD TP

out TN

R N P解：Vin

=V，NMOS、PMOSMI =1/2μ

(W/L)

-V)2DSN

NOX

N GSN TN=1/2K(V-V)2N M TNI =1/2μ

(W/L)(-V -

|)2DSP POX P GSP TP=1/2K(V-V-|V|)2KRKR由I =I得：V=(V+V+VDSN DSP M DD TP

)/(1+

) 其中K=K/KKRKR当工艺确定，V、V、V、μ、μ均确定DD TN TP N P因而V取决于两管的尺寸之比W/WM N P答：1）电子迁移率较大，是空穴迁移率的两倍，即μ2μN P2）根据逻辑阈值与晶体管尺寸的关系V∝W/W，在V较大的取值范围中，W〉W。22.解：K=K/K=2.5

M P N M P NR N PCMOS反相器的V=0V，V=V=3.3VOL OH DDV=(2V+V-V

+KV)/(1+K

-0.71IL out TP

RTN

outV =V

1/2K(V-V)2=K(V-

-|V

|)(V -V)-1/2(

-V)2〕in IL

N IL TN

DD IL

DD

DD out0.66V

2+0.05V -6.65=0out解得：V

out=3.14V ∴V=1.08Vout ILV=〔V+V +K(2V +V)〕/(1+K)=1.43

+1.17IH DD TP

out

R outV =V

时，有K〔(V

V)

-1/2V

〕=1/2K

-V-|V

|)2in IH

N IH

out

out

P DD IH TP2.61V

-2.04=0out

out=0.27V ∴V=1.55Vout IH∴V=V-V=1.08VNML IL OLV=V-V=1.75VNMH OH IH23.解：K=μC(W/L)/μC (W/L)=1.6R NOX N pOX P对于CMOS反相器而言，V=0V，V=V=3.3VOL OH DDV=(2V+V-V

+KV)/(1+K

-1.17IL out TP

RTN

out当V =Vin IL由I =I

时，NMOS饱和导通，PMOS非饱和导通得：DSN1/2K(V

DSP-

)2=K(V-

-|V

|)(V

-V)-1/2(V

-V)2〕N IL TN P

DD IL

DD

DD out2.04V

2+8.30V

-44.90=0out解得：Vout

out=3.077V ∴VIL

=1.2V同理，V

=〔V+V

+K

+V)〕/(1+K)=1.23

+1.37IH DD TP R

out

R out当V =Vin IH由I =I

时，PMOS饱和导通，NMOS非饱和导通得：DSN DSPK〔(V

V)

-1/2V

2〕=1/2K

-V-|V

|)2N IH

TN

out

P DD IH TP5.53V

-6.15=0out

out=0.24V ∴V=1.66Vout IHCMOS

=V-V

=1.2VNML IL OLV=V-V=1.64V逻辑阈值：V=(V+V+VKRKR

NMH OH IHKRKKRKRKRKRM DD TP TN

)/(1+ )KRKR即1.4=(3.3-0.7+0.6 )/KRKR解得：K=2.25RK=K/K=(μ

W/L)/(μ

W/L)R N P

NOXN

POXP P即2.25=60W/25W ∴W/W=0.9375N P N P2）VTN

、V在标称值有正负15%的变化TP则V =0.51V V =0.69VTNmin TNmaxV =-0.805V V =-0.595VTPminV =(V+V +VKRMmin DD TPmin KR

TPmax

KRKR

KRKKRKRV =(V+V +VMmax DD TPmax TNmax∴VM

)/(1+

)=1.496VNMOSFETMOSFETE/RE/EE/D0NMOSFETPMOSFETCMOS反相器即属于无比反相器，具有理想的输入低电平0。CMOS0VDD

时，NMOS和PMOS总是一个导通、一个截止，没有从V到VDD SS

的直流通路，也没有电流流入栅极，功耗几乎为0。动态功耗包括短路电流功耗和瞬态功耗。短路电流功耗是指输入由0跳变到1或由10NMOSPMOSVDD

到V的电流通路。瞬态功SS耗是指电路开关动作时，对输出端负载电容进行充放电引起的功耗。解：50%50%50%50%tPHLtPLH90%90%50% 10% 10%tftrintVoutt图中，导通延迟时间为t，截止延迟时间为tPHL延迟时间t=(t+t)/2

PLHpd PHL PLH上升时间t=2C/K

K=μ

(W/L)r L NDD N NOX N下降时间t

=2C/K

K=μ

(W/L)f L PDD P POX P若希望t=t，则要求W=2Wr f P N第6章CMOS静态逻辑门解：VDDVDDBA VDDVDDBVDDABFA BA B解：全加器的求和输出SumCarryA、CSum=A⊕B⊕C=Carry(A+B+C)+ABCCarry=(A+B)C+ABVDDAABA B CCB CarryBVDDCAASumCAABBABA B CC解：标准反相器的导电因子为K=KN P逻辑门K=K=K`，K=K=K`N1 N2 N P1 P2 PA=B=0时，上拉管的等效导电因子K =K`/2effp PA=0，B=1或A=1，B=0时，下拉管的等效导电因子K =K`A=B=1时，下拉管的等效导电因子K =2K

effn Neffn在最坏的工作条件下，即12，应使K

N=K`=K

=K`/2=KK=K

2μ

(W/L)`=μ

(W/L)`

effn

N effp P PN P NOX N POX P∴W/W=2μ/μ=5P N N P为保证最坏工作条件下，各逻辑门的驱动能力与标准反相器的特性相同，要求P管的沟道长度比N管大5倍以上。解：VDDVDDBDCDCFAB标准反相器的导电因子为K=KN P逻辑门K

=K=K

=K=K

=K=K

=K=K`N1 N2

N3 N4

P1 P2

P4 PABCD=0时，上拉管的等效导电因子K =K`effp PAB、、D中有一个为1时，上拉管的等效导电因子K =2/3K`effp PAB中有一个为1且、D中有一个为1时，上拉管的等效导电因子K =K`/2ABCD=1

=K`

effp Peffn NAB、CD中有一个为1时，下拉管的等效导电因子K =K`/2effn N在最坏的工作条件下，即35，应使K =K`/2=K，K =K`/2=KK=K

即μ

(W/L)`=μ

(W/L)`

effn

N effp P PN P NOX N POX P∴W/W=μ/μ=2.5P N N P要求P管的尺寸比N管大2.5倍以上。答：CMOS0极扩散结漏电流。电容充放电引起的功耗两部分。答：电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容、电源电压和时钟频7.解：г8г+10/3г)+（г+г)=9г+13/3г1 0 CR 0 CR 0 CRг=（4г+2г）+（2г+5/3г）=6г+11/3г2 0 CR 0 CR 0 CR因而第二种组合逻辑速度更快。第7章传输门逻辑一、填空1．（1） ，缺点： ；（2） ，缺点；（3） ，缺点： 。答案： NMOS传输门，不能正确传输高电平传输门，不能正确传输低电平输门，电路规模较大。传输门逻辑电路的振幅会由于 减小信号的 也较复杂在多段接续时一般要插。答案：阈值损失，传输延迟，反相器。一般的说，传输门逻辑电路适逻辑的电路。比如常用和。答案：异或，加法器，多路选择器二、解答题分析下面传输门电路的逻辑功能，并说明方块标明的MOS答案：根据真值表可知，电路实现的是OUT=AB的与门逻辑，方块标明的MOS管起到了电荷保持电路的功能。根据下面的电路回答问题：分析电路，说明电路的B区域完成的是什么功能，设计该部分电路是为了解决NMOS传输门电路的什么问题？答案：当传输高电平时，节点n1IV1P1VDDn1IV1平加在P1BNMOS平的问题。V/2DD路原理图回答问题。电路的功能是什么？1）这个电路是一个NAND门（2）当A=B=V

xV=V-VDD器的静态功耗。

X DD t212不同点。图1 图2答案：S作为控制电压，由栅极输入。当S为高电平时，I可以正常传输，而I不能穿过1 2MOS单元。反之，当S为低电平时，I可以正常传输，而I不能。由此可以看出，图1电路2 1完成的是2输入选择器的功能。12217个晶体管单元，而图2141根据下面的电路回答问题。B2.5V，C0VAaXOUTNMOSPMOSA点的输入波形答案:X点的输出波形 OUT点的输出波形由此可以看出，NMOS传输门电路不能正确传输高电平，PMOS传输门电路不能正确传输低电平。写出逻辑表达式C=A B的真值表，并根据真值表画出基于传输门的电路原理图答案：.以完成不同的逻辑功能，写出它们的真值表，判断实现的逻辑功能。图1 图2答案：图1完成的是异或逻辑，图2完成的是同或逻辑。分析下面的电路，根据真值表，判断电路实现的逻辑功能。答案：根据真值表分析可知，电路实现的是OUT=ABC的功能。第8章动态逻辑电路一、填空对于一般的动态逻辑电路逻辑部分由输出低电平的网组成输出信号与电之间插入了栅控制极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。答案：NMOS,PMOS,NOMS对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有 跳变，对网只允许跳变，PDN与PDN相连或PUN与PUN相连时中间应接。答案：0® 1， 1® 0， 反相器二、解答题T/2。0->11->0述会发生什么并在电路的某处插入一个反向器修正这个问题。答案：如果输入产生一个1->00->1将开始预充电到0T/2。这能够使下一个PDN在Out1Out2拉低，Out2PDNOut2前插入这个反向器。32CMOS组合逻辑电路的特点。A 图BA是CMOSB是CMOSNAND的逻辑功B个MOS4个MOSBNMOS即使用NMOS也使用PMOSNMOSPMOS，说明动态组合逻辑电路的速度高于静态电路。其特点。OUT=ABMOS管M,这个MOS管起到了电荷保持电路的作用kp的问题。它的工作原理。答案：该电路可以完成NAND逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M，kp它可以解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路在评估阶段B=“L”,电荷OUT处A处的电荷分配整体的阈值下降可能导致OUTMOS管M导通，对CV。kp kp dd在评估阶段，M截至，不影响电路的正常输出。kp答案：动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷分配和时钟馈通。MOS平。电荷分配产生的原因是电路中某些节点导通时各处存在的电容之间电荷的再分配导致电路阈值下降，影响输入结果。解决办法是在电路中对中间节点进行预充电。时钟馈通产生的原因是预充电时时钟输入和动态输出节点的电容耦合引起的况的发生。OUT的波形。答案：结合下面电路，说明动态组合逻辑电路的工作原理。2.2.答案：动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网NMOS被拉置高电平。PMOD这时NOMSOUT被接到地，输出低电平。否则，输OUNMO与C同时导通时，OUT到地的通路，将输出置为低电平。1.第9章触发器1.3.NMOSPMOS3.或非门与非门有高电平阈值损失第一种加PMOS没有有低电平阈值损失第一种加NMOS答案关键在于说明是正反馈的存储机理省略在时钟沿到来之前数据输入端必须保持稳定的时间在时钟沿到来之后数据输入端必须保持稳定的时间21.时钟沿与输出端之间的延迟21.23.22.非理想时钟所带来的时钟倾斜是根源（答对意思就给分）23.24.P管和N25.电压传输特性曲线VTC类似于磁滞回线对变化缓慢的输入信号输出信号能快速响应施密特触发器可以抑制噪声26.反相器的阈值取决于P管和N管的尺寸之比。Vout为0时，相当于M4与M2并联，为1时，相当于M3与M1并联，从而相当于改变了两管尺寸之比28.PMOS第10章逻辑功能部件1.1.2.3.见课件2.4.答案：C=AB+BC+ACO i iS=C(A+B+C)+ABCO i iABCiSCo答案：tadder

=(N-1)tcarry

+tsum减少延迟的方法：1、连接Cin的管子尽可能放在靠近门的输出端；2、在这一加法器的进位链中可以利用加法器的反向特性来消除反向门。答案：答案：当sh0B3B2B1B0sh1B3B2B1B0A3A3A2A1；sh2B3B2B1B0sh3B3B2B1B0A3A3A3A3答案：当sh1B3B2B1B0sh1B3B2B1B0*A3A3A2；sh2B3B2B1B0sh2B3B2B1B0**A3A2；sh4B3B2B1B0sh4B3B2B1B0****第11章存储器一、填空4MbSRAM[Hirose9032128Kb，由1024行和 列的阵列构成。行地址（ X、列地址（Y、和块地址（Z）分为 、 、 位宽。答案：128,10,7,5。128Kb=128 ×1024b, 2X=1024，2Y=128，2Z=32X=10，Y=7，Z=5。对一个512×512的NOR 假设平均有50%的输出是低电平有一已设计电路的静电流大约等于0.21mA(输出电压为1.5V时)，则总静态功耗为，就从计算得到的功耗看，这个电路设计的 “好”或“差。答案： 0.14W，差。总静态功耗为(512/2)×0.21mA×2.5V=0.14W，这样的功耗在集成电路设计中与期望相差甚远，所以这个电路设计不好。、和；答案：RAM，ROM；EPROM ，E2-、和；答案：RAM，ROM；EPROM ，E2-PROM FLASH二、解答题ROM放地址1，2和3处和数据值。并以字线WL[0]为例，说明原理。14×4ORROM答案：（：010（：100（：0103：000；工作原理：此电路工作时，四条字线只允许其中一条有效为高电平。以WL[0]为例WL[0]与位线BL[0]之间不存在任何实际的连接的值为低电平而与WL[0]的值无关。再看位线BL[1]，因为与BL[1]相连的NMOS通状态，所以位线BL[1]被上拉为V-V，结果在位线BL[1。位线BL[2]和BL[3BL[0

DD Tn2×2的MOSORROM0100。并简述工作原理。答案：一个2×2的MOSOR型ROM单元阵列如下图：工作原理：此电路工作时，两条字线只允许其中一条有效为高电平。以WL[0]为例WL[0]与位线BL[0BL[0]的值为低电平而与WL[0]的值无关。再看位线BL[1]，因为与BL[1]相连的NMOS通状态，所以位线BL[1]被上拉为V-V，结果在位线BL[1]上形成了一个1。DD Tn2ROM0，1，23图2一个4×4的NORROMAnswer（）101；（）011（101（0111；WLBL10接一个MOSGND。2×2MOSNORROM0，10101。并简述工作原理。Answer:一个2×2的MOSNOR型ROM单元阵列如下图：WLBL。0MOSGND。34×4NORROM0.25mCMOS1.5V2.5V1V。NMOS(W/L)=4/2。图3一个4×4的NORROM答案：PMOS和NMOS在以上的偏置条件下速度达到饱和,由此可以确定(W/L)

k'

V

V

/2](1V)p(W/L)

nk'

DD TnV

DSATpV

DSATn/

nOLV

)] 对

=2.5V ，n p

Tp

DSATp

p OL DD DDV =1.5V求解，得到PMOS/NMOS的尺寸比为2.62,即所求的PMOS器件的尺寸OL(W/L)=5.24.p4ROM0，1，23图4一个4×4的NANDROM（0010；（11002）010（）000；工作原理：此电路的一个基本特性是在下拉链中的所有晶体管都必须全部导通才能产0，。反之，如果交叉1。2×2MOSNANDROM0，11010。并简述工作原理。答案：一个2×2的NANDROM工作原理：此电路的一个基本特性是在下拉链中的所有晶体管都必须全部导通才能产0，。反之，如果交叉1。预充电虽然在NORROMNANDROM请解释这是为什么？答案：电荷分享是预充电NANDROM中要考虑的主要问题。可以在NANDROM中实现，但设计者必须极为小心。sram，flash memorydram答案：sram：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，制造成本较高，通常用来作为快取(CACHE)记忆体使用.flash(REFRESHED)降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。给出单管DRAMX波形和BL压值。答案：单管DRAM原理图和波形图如图５。图５ 单管DRAM的原理图和波形图试问单管DRAM单元的读出是不是破坏性的？怎样补充这一不足？（选作）有什么办提高refresh time？答案：单管DRAM因此为了使一次读操作后再恢复它原来的值，单管DRAM提高refreshtime的方法有：降低温度，增大电容存储容量。给出三管DRAM的原理图。并按图中已给出的波形画出X和BL1波形，并大致标出电值（选作）试问有什么办法提高refresh time？答案：三管DRAM原理图和波形图如图５。图6三管DRAM的原理图和波形图提高refreshtime的方法有：降低温度，增大电容存储容量。1TDRAM1pF1.25V10Cs（50fF）1.9V0V4.8操作期间位线上的电压摆幅。答案：V(0)1.2550fF60mV50fF1pFV(0)(1.91.25)50fF31mV50fF1pF给出一管单元DRAM答案：以下两图属于同类型存储器单元。试回答以下问题：：它们两个都是哪一种类型存储器单元？分别是什么类型的？：这两种存储单元有什么区别？分别简述工作原理。（1）同属于现场可编程RO（PRO（）为熔丝型PROM（）为PN结击PROM（2）PROM(a)熔丝型PROM存储单元是由晶体管的发射极连接一段镍铬熔丝组成。在正常的工作电流下，熔丝不(b)PN结击穿PROM存储单元是一双背靠背连接的二极管跨接在对应的字线和位线的交叉“0画出六管单元的SRAM答案：六管单元的SRAM读过程：假设Q0QBM1M2截止。在读BLBLVDDVDD－VTH。字线（WL）VDD，这将使存取M3，M4M3M1M2BLBL之间的电压差提供给一上灵敏放大器，从而产生一个有效的电平输出。读周期完成时，字线（WL）返回0状态，位线BLBL过程与此类似。BL或BLVDDBL”时BL应为低电平。这是通过写电路实现的，也就是说BL，BLM1M5M3VDD。同时，M2M4BL程与此类似。第12章模拟集成电路基础1.1的函数曲线。图1.122VDS

VVb

就处于饱和状态，则I

1D=2

C2CW2CWIn oxL D

WL

V 恒定GS TH所以g=m

IVDGS

= Cn

WV =L GS TH因此，gm

相对于VDS

保持恒定.VDS

VVb

时，晶体管处于三极管区，此时＝g ＝m VGS

Cn

WL

V GS TH DS

2DS＝C WVn oxL DSg相对于Vm DS

g随Vm DS

变化如图1.2所示。ggmVVb TH

VDS图1.2因此，在放大应用时，我们通常使MOSFET工作于饱和区。2.如1.3所示，假V ＝0.6V,=0.4V12,而2 =0.7V。如

从－到0变化，画出漏电流的曲线。

TH0 F X+1.2V+1.2VV解：如果VX

足够负，由式子V VTH

TH

2V2VFSB2F

＝－VSB

x，M1的阈值电压将超过1.2V,导致器件关断。假设刚好关断时V

的值为V

，此时1.2V=0.6+0.4

x x10.70.7V 0.7X1解之得，V ＝－4.76V。2x2由下式I=1

WV2FD 2 n oxL 2F21 C2

W

2V

2=n ox

L

TH0 F

可知，当V

VX1

0时，ID

1.4ID

随V变化的特性。xIDV0V0x1x图1.4L=LL=2LMOSFETI随

变化的特性曲线。解：由式子I=1

W

1 1 D DSV 21V 知D 2 n oxL GS TH DS因为

，所以I1L1L

L1,当长度增加一倍所以I DS D DS的斜率将变为原来的14IDI

随V 变化的特性曲线如图1.5所示。DSDVDS图1.5有结果可以得到，若栅－源过驱动电压给定，L越大，电流源越理想，但器件的电路能力减小。因此，也许需要按比例增大W。什么叫做亚阈值导电效应？并简单画出logI-VD GS

特性曲线。解：logID

平方律指数关系V VTH GS图1.6在分析MOSFET时，我们一直假设：当VGS

下降到低于VTH

时器件会突然关断。实际上，V VGS TH

VGS

<V ,ITH D也并非是无限小，而是与VGS

呈现指数关系。这种效应称作“亚阈值导电当V 大于200mv左右时，这一效应可用公式为I＝

Vexp GS

,式中，>1,是一DS D 0 T个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图1.6所示.1.7Mgg1m mb

随偏置电流I的变化草图。1X解：gm

IVDGS

图1.7= Cn

WV =2CW2CWInoxL D知，gm

。而gI1I1

I＝VDBS

=g 2222VFSB

I1

减小也SB减小，gmb

增大。变化草图如图1.8所示。gmgmbI1图1.81.9MVddI1VddI1M1VoutVin图1.9解:V因为电流源I引入的阻抗为无穷大，增益受 M的输出电阻限制：A 1 1 V

Vout ＝－inR CD n ox

WV L

r 。这叫做晶体管的“本征增益”，这个量代表用mo单个器件能得到的最大电压增益CMOSgrmo

大约在10～30

gr。o比较工作在线性区和饱和区的MOSMOSMOS区。这个电路的主要缺点源于增益对Cp

b

THP

的依赖。因为Cp

和VTHP随工艺和温度的变化而变化，而且产生一个精确的V会增加电路的复杂性。b工作在饱和区的MOSMOS它的特点是当输入和输出电平发生变化但是工作在深线性区的MOSMOSMOS为负载时的共源级电路，前者V

out.

V DD

out.

V －VDD

。THP8．在图L=200

=0.6V,2 =0.7V,F

C=50ox

1 和=0.4V12。

TH0计算Vin

时的

。outI用图1.10（b）中的MML的最小1 2 2 2VddI1VddI1VoutM1Vin图1.10（a） 图1.10（b））对于M22

out

有关，我们做一个简单的迭代。因为I =1C WV所以有

D 2 n Vin

LVout

GS 2TH

2IDCWDC1n oxL1我们先假设没有体效应时，VTH

0.6V，代入上式中，得到V

out

＝0.153V。现在考虑到体效应，计算新V 值为THV VTH

TH

其中2V2VFSB2F

＝VSB out得到VTH

＝0.635IV1

比原来增加了35m

out

应比原来减小35mv，即V 0.118V。（b）因为M2

的源漏电压等于0.118V，所以只有当

V V 即GS TH2 DSV GS TH2

0.118V时，器件才处于饱和区。由式子

1D=2

C

WL

V TH

知，当电流为200A时，计算出WL2

283/0.5。11.11M50的传输线上。在图中，传输线的另一端接一个50的电阻；在图1V的另一端接一个共栅极。假设0。计算在低频情况下，两种接法的增益Vout。VddRdM1VddRdM1图1.11（a）图1.11（b）解：当M1

栅极加小信号时，漏电流的变化是g △Vm1 x

。这个电流在图R中D抽取的，则电压的变化为－R g △VD m1

；而在图（b）中电流是从M2

中抽取的，产生的电压摆幅仍为－R

△Vx

VVout

RD

g Vxm1 ＝R g D

D m1

Vxin什么是差动信号？简单举例说明利用差动信号的优势。小相等，极性相反。在差动信号中，中心电位称为“共模”电平。在图1.12所示的电路中管的宽度是M的两倍。计V

的偏置值相等时2 1的小信号增益。

in1

in2解：如果M

管和M管的栅极直流电位相等，则V

，且W=2W，所以由式子1 22I =1 2D n

WL

GS1V TH

GS2 2 1知I ＝2ID2 D1

2I3。ss2C2CWIn oxL D因此，由g m

IVDGS

=Cn

WV = 知L GS TH2CWInoxL32CWInoxL3ss2nCox2W2IL3ssm1所以， A1

m2 m1D2RD1g g 2gm1 m14＝3R

gD m11.131mAL＝1,225/0.5，V TH

Cn

=50A/V2，0

=3V。DDRss

上的压降保持在0.5V，则输入共模电压应为多少？5RD

的值。解：（a）

＝ID1 D

＝I /2＝0.5V，则可得DV GS1

＝GS2

＋V ＝1.23V22ICnD1WoxL因此，V

in.CM

＝VGS1

＋0.5V＝1.73V。图1.13每个晶体管的栅跨导为g m

IVDGS

= Cn

W L

V TH2CWIn oxL 2CWIn oxL D1要使增益为5，即RD

g＝5Rm

＝5/gm

＝3.16K1.14（a）VX

从一个大的正值下降时IX和V的草图。BM0AM0ANBVx解：对于VX

V V N TH 2

图1.14（a）M都处在饱和区，I＝3 X

且VREF B

VA X的下降，那一个晶体管首先进入线性区，M2

还是M3

？假设先M进入线性区。要使之成立，2VDS2

GS

保持恒定，I

也必须下降。这意味着当ID2

下降时VD3

GS3上升，如果M仍然处在饱和区的话，这是不可能发生的。因此，M首先进入线性区。3当V 下降到小V VX N TH

3时，M进入线性区，需要一个更大的栅源过驱动电压以维持31.14（b）

开始下降，导致I 即IB D2

有少许下降。随着V 与X

进一步下降，最终可得V<V－VB B A

，MTH2 2

进入线性区。此时，I 开始D2急剧下降。当VX

＝0时，IX

＝0且M2

与M工作在线性区。注意，随着V 下降到3 XV VN TH3

在线性区会有下降，共源共栅的输出阻抗将迅速减小。m3VBVBVGS3V VIXIREFNN TH3

VXV－V

V V VN TH3 X＋VA TH2 DS3图1.14（b） 图1.14（c）41.15M4解：因为I ＝

WLD2 REF 2 1I ＝ID2 D3

且I ＝I LLD4 D3 4 3所以I

＝

L

L，＝L

WL

。选择合适的D4 REF

2 1 4 3和可以确定I

与ID4

之间或大或小的比率。1.16