chp4 组合逻辑电路

4组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。组合逻辑电路的一般框图Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。

序关于组合逻辑电路结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元二.组合逻辑电路的分析步骤：

4.1组合逻辑电路分析1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一.组合逻辑电路分析

三、组合逻辑电路的分析举例

例1分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。10010110111011101001110010100000CBA001111003.确定逻辑功能：解：输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。例2

试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=A2、列写真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2组合逻辑电路的设计例1某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、逻辑抽象。输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输入输出I0I1I2L0L1L20000001××10001×010001001根据题意列出真值表输入输出I0I1I2L0L1L20000001××10001×010001001真值表2、根据真值表写出各输出逻辑表达式。L0=I0

3、根据要求将上式变换为与非形式

4、根据输出逻辑表达式画出逻辑图。例2十字路口交通灯控制器，当红、绿、黄和绿亮时为正常工作状态，其余为故障状态，试设计该报警控制电路，并用“与或非”门实现。例3设计多功能电路，其中S2、S1为功能选择输入，Y为输出，功能如表1所示1．列出其完整的真值表；2．写出逻辑表达式；3.用最简“与非门”实现。4.3

组合逻辑电路中的竞争冒险不考虑门的延时时间考虑门的延时时间,当A=0B=14.3.1

产生的竞争冒险的原因竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，由竞争而可能产生输出干扰脉冲的现象。4.3.2

消去竞争冒险的方法1.发现并消除互补相乘项

B=C=0时为消掉AA，变换逻辑函数式为：可能出现竞争冒险。AAF=不会出现竞争冒险B=C=0时F=02.

增加乘积项,避免互补项相加

，

CBACL+=当A=B=1时CBACL+=+ABCCL+=增加乘积项AB，可以消除竞争冒险:当A=B=1时L=C+C+1不会出现竞争冒险3.

输出端并联电容器4~20pF

如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。编码器功能：对输入的信号进行二进制编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等4.4.1编码器(Encoder)4.4若干典型的组合逻辑集成电路二进制编码器的结构框图

I0

I1

Yn-1

Y0

Y1

1n2-I二进制

编码器

2n个

输入

n位二进制码输出

1.普通二进制编码器有4－2线、8－3线、16－4线和32－5线编码器等。1000010000100001Y0Y1I3I2I1I0

（2）逻辑功能表

（1）逻辑符号4输入二进制码输出11011000（3)逻辑表达式以4－2线编码器为例：（4）逻辑图4－2线编码器逻辑图2.键盘输入8421BCD码编码器代码输出使能标志编码输入

输

入输

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

该编码器为输入低电平有效功能表

结论：普通编码器不能同时输入两个以上的有效编码信号（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3~输入为编码信号I3

I0输出为Y1Y03321IIIY+=33210IIIIY+=

3.

优先编码器

优先编码器CD4532的逻辑符号、引脚图4.集成电路编码器逻辑符号引脚图

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL不工作工作，无键按下正常编码译码器的分类：

译码器功能：能将输入的二进制代码翻译成代表某一特定含义的信号.(即电路的某种状态)译码是编码的逆过程。地址译码器将一系列代码转换成与之一一对应的有效信号。二进制译码器二—十进制译码器显示译码器常见的地址译码器：4.4.2

译码器(Decoder)显示译码器用于将二进制代码转换为直接观看的十进制数字。

二进制译码器的结构框图

I0

I1

Y2n-1

Y0

Y1

1n-I二进制

编码器

n位二进码输入

2n个信号输出

有2－4线、3－8线、4－16线和5－32线译码器等。1.二进制译码器1）2－4线译码器74xx139:LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输

入74xx139功能表E=0,E=1时：*逻辑符号框外部的符号，表示外部输入或输出信号名称*字母上面的“—”号说明该输入或输出是低电平有效。逻辑符号说明：逻辑符号2）3－8线集成译码器74HC138(74LS138)功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A0不工作输出全1工作译码输出逻辑表达式：当E3=1,E2=E1=0时，集成译码器74XX138逻辑符号：引脚图（MSB）高位isA2（LSB）低位isA0逻辑符号3）集成二–十进制译码器(BCD/DEC)－74HC42功能：将8421BCD码译成为10个状态输出。BCD码十进制数码8421码00000100012001030011401005010160110701118100091001集成二–十进制译码器74HC42功能表LHHHHHHHHHHLLH9HLHHHHHHHHLLLH8HHLHHHHHHHHHHL7HHHLHHHHHHLHHL6HHHHLHHHHHHLHL5HHHHHLHHHHLLHL4HHHHHHLHHHHHLL3HHHHHHHLHHLHLL2HHHHHHHHLHHLLL1HHHHHHHHHLLLLL0Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输出BCD输入十进制数（1）七段数码管(7-segmentDigitalDisplayDevice)最常用的显示数码管有：半导体发光二极管和液晶显示。abcdfge显示器分段布局图4）七段显示译码器(BCD/7-seg)共阳极显示器UCC共阴极显示器（2）常用的集成七段显示译码器----------CMOS七段显示译码器74HC4511

BCD码输入接数码管LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形输出输入十进制或功能D3D2D1D0BLLE七段显示译码器74HC4511功能表字形**××××HHH锁存熄灭LLLLLLL××××HL×灭灯HHHHHHH××××L××灯测试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLLHHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭LLLLLLLLHLHHHL10LTgfedcba输出输入十进制或功能BLLED3D2D1D0七段显示译码器74HC4511功能表(续)超出显示范围例由74HC4511构成24小时及分钟的译码电路如图所示，当小时高位全0时，具有零熄灭功能。高位不具有零熄灭功能：

H7

H6

H5

H4

0

(0)

4511×4

显示器×4

1

(0)

(I)

(II)

(III)

a~g

a~g

a~g

a~g

LT

LE

BL

(III)

D3D2D1D0

LT

LE

BL

(I)

LT

LE

BL

(II)

LT

LE

BL

1

H3

H2

H1

H0

M7

M6

M5

M4

M3

M2

M1

M0

D3D2D1D0

D3D2D1D0

D3D2D1D0

~3线–8线译码器的

~

含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。1）用译码器实现逻辑函数。...2.集成二进制译码器应用当E3=1，E2=E1=0时例1：用一片74HC138实现函数(1)将函数式变换为最小项之和的形式(2)在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.注意：高、低位；A=A2,B=A1,C=A0例2.试用3/8线译码器设计一个三输入多数表决器。（可附加门电路）真值表设三个输入开关分别为：A、B、C；同意为“1”；否则为“0”；输出L：通过为“1”；否则为“0”L

&

2）译码器的扩展

例：用二个2-4线译码器扩展为3-8线译码器；3－8线功能A2A1A0输出

000Y0=0

001Y1=0

010Y2=0

011Y3=0

100

Y4=0

101Y5=0

110Y6=0

111Y7=0LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输

入2－4线译码器例、用74xx139和74xx138构成5线-32线译码器数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图3.数据分配器010A2A1A0

=010时，Y2=D例：用74HC138构成数据分配器当E3=1，E1=0,74HC138译码器作为数据分配器时的功能表输入输出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD4.4.3数据选择器(Multiplexers/Dataselectors)数据选择器功能：能实现从多路输入数据中，选择一路输出的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。当有2n个输入数据时，必定有n位二进制地址。1.数据选择器功能地址码输入端使能信号输入端，低电平有效1路数据输出端（1）逻辑电路数据输入端（2）功能0××1YS0S1E地址使能输出输

入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3（3）逻辑表达式D7YYE74LS151D6D5D4D3D2D1D0S2S1S02、集成数据选择器8选1数据选择器74LS151（1）逻辑符号当E=1时，Y=1。当E=0时D7HHHLD6LHHLD5HLHLD4LLHLD3HHLLD2LHLLD1HLLLD0LLLLHLXXXHS0S1S2EYY选择使能输出输入74LS151的功能表（2）功能表（3）逻辑表达式3、数据选择器的应用1）用数据选择器实现任意组合逻辑函数例1试用8选1数据选择器74LS151产生逻辑函数比较Y与L，当

D3=D5=D6=D7=1D0=D1=D2=D4=0时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L解:注意：高、低位利用数据选择器，组成n变量函数的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态c、地址信号Sn-1….S1

、S0

作为函数的输入变量d、逻辑表达式中有mi,则相应Di

=1，其他的数据输入端均为0。例2：用4选1数据选择器函数：解：步骤：1)把函数化为最小项表达式；2)写出4选1数据选择器的输出逻辑表达式：3）比较2式：要使L=F则有：S1=X;S0=Y;D0=0;D1=Z;D2=Z;D3=1;4)画出接线图:S1S0F用两片74151组成二位八选一的数据选择器2）数据选择器的扩展：（1）位的扩展S2S1S0Y0Y1000D00D10001D01D11010D02D12011D03D13100D04D14101D05D15110D06D16111D07D17(2)字的扩展将两片74LS151连接成一个16选1的数据选择器，

3）实现并行数据到串行数据的转换并行输入－－8位数据同时输入串行输出－－8位数据不是同时输出，每次只输出一位D0……D7D0D1D2D3D4D5D6D71.1位数值比较器

数值比较器功能：对两个二进制数进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数A、B。

输出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA=

=1，表示A等于B4.4.4数值比较器逻辑表达式：BA=FBA>BA=FBA<ABBA+=FBA=一位数值比较器真值表10011001010101010000FA=BFA<BFA>BBA输出输入逻辑图：2、2位数值比较器：输入：两个2位二进制数

A=A1A0、B=B1B0功能：比较两个2位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。

真值表:001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1输

出输

入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)逻辑表达式：两位数值比较器逻辑图:FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)3.集成数值比较器74LS85(1.)集成数值比较器74LS85的功能74LS85的引脚图

74LS85是四位数值比较器，其工作原理和两位数值比较器相同。逻辑符号：输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位数值比较器74LS85的功能表4.4.5算术运算电路@在两个1位二进制数相加时，不考虑低位来的进位的算术相加

---半加器@在两个二进制数相加时，考虑低位进位的算术相加

---全加器半加器全加器1、半加器和全加器的功能（1）1位半加器（HalfAdder）

功能：不考虑低位进位，将两个1位二进制数A、B相加。

半加器的真值表

逻辑表达式BABAS+=C=AB

逻辑图1000C011110101000SBA输出输入（2）全加器（FullAdder）

1110100110010100全加器真值表

功能：全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。111011