第七章信号发生器

7.1信号发生器概述

7.2锁相频率合成信号发生器7.3直接数字频率合成信号发生器第7章信号发生器信号发生器是为电子测量提供符合一定技术要求电信号的仪器设备，其输出信号的波形、频率、幅度等参数是已知的。几乎所有电子器件、电路部件及整机设备的技术性能都需要在信号发生器输出信号的激励下才能测量与表征。7.1信号发生器1、按照输出信号波形特点分类，2、按照输出信号的频率范围分类，3、按照产生信号方法及信号发生器组成不同分类4、其它分类方法7.1.1信号发生器的分类及性能一、分类信号发生器应用广泛、种类繁多，分类方法也有多种

正弦信号发生器是应用最广泛的信号发生器，这是因为正弦信号容易产生、容易描述，任何线性双端口网络的特性都是通过对正弦信号的响应来表征。正弦信号也是应用最广泛的载波信号。7.1.1信号发生器的分类及性能

1、照输出信号波形特点，信号发生器可分为：

正弦信号发生器（本章重点讨论内容）、脉冲信号发生器、函数信号发生器、噪声信号发生器等。

2、按照输出信号的频率范围，可分为：可分为：低频信号发生器，高频信号发生器，可细分：超低频、低频、视频、甚高频、超高频信号发生器

7.1.1信号发生器的分类及性能分类频率范围超低频信号发生器0.0001Hz～10000Hz低频信号发生器1Hz～1MHz视频信号发生器20Hz～10MHz高频信号发生器200kHz～30MHz甚高频信号发生器30MHz～300MHz超高频信号发生器300MHz以上

3、按照产生信号方法及信号发生器组成不同分类

传统的通用信号发生器智能型的合成信号发生器7.1.1信号发生器的分类及性能传统通用信号发生器：是指采用谐振等方法产生频率的一类信号发生器。其中低频信号发生器常以RC文氏电桥振荡器做主振器，高频信号发生器常以LC振荡器做主振器。这种以RC、LC为主振器的信号源中，频率准确度和频率稳定度只能达到10-2～10-4量级。这类仪器主要由模拟电路组成，其输出信号频率和幅度的调节需要用人工的方法通过调节旋钮、开关来实现，输出幅度一般采用表头指示，操作自动化程度不够高。7.1.1信号发生器的分类及性能

智能型合成信号发生器：频率合成是以一个或几个石英晶体振荡器产生的信号频率为基准频率，通过进行加减乘除运算，得到一系列所需要的频率，且这些频率的稳定度、准确度可以达到与基准频率相同的水平（日稳定度优于10-8量级的频率）。能支持在很宽的范围内对输出频率进行精细的调节；可实现多种调制工作；可产生多种输出波形。合成信号发生器一般需要采用微处理器作为控制电路，它的组成是一种典型的智能仪器架构，仪器操作具有较高的自动化程度。合成信号发生器将是应用最广泛的信号发生器。

合成信号发生器是本章讨论的重点内容。

7.1信号发生器7.1.1信号发生器的分类及性能二、正弦信号发生器的性能指标

正弦信号容易产生，容易描述，任何线性双端口网络的特性，都需要用它对正弦信号的响应来表征，因而，正弦信号发生器几乎渗透到所有的电子学实验及测量中，是最普通、应用最广泛的一类信号发生器。正弦信号发生器性能通常用频率特性、输出特性和调制特性三大指标来评价。二、正弦信号发生器的性能指标

（一）频率特性1.频率范围：2.频率准确度3.频率稳定度（二）输出特性1.输出阻抗：2.输出电平范围3.输出电平的稳定度和平坦度4.输出电平准确度5.输出信号非线性失真和频谱纯度

（三）调制特性正弦信号发生器性能通常用频率特性、输出特性和调制特性三大指标来评价。二、正弦信号发生器的性能指标

（一）频率特性例如，XD1型信号发生器的频率范围为1Hz～1MHz，分六挡即六个频段，输出频率是连续的。为了保证有效频率范围连续，两相邻频段间存在公共部分。又例如，HP-8660C型频率合成信号发生器产生的频率范围为10kHz～2600MHz，输出频率是离散的，分辨率为1Hz、共可提供约26亿个分离的频率点。1.频率范围：指信号发生器所产生信号的频率范围，在频率范围内，信号发生器的各项性能指标应该都能得到保证，因而，准确地说，该指标应称“有效频率范围”。当信号发生器输出的频率范围太宽时，可以分为若干个频段。频率调节可以是连续的，也可以是离散的。二、正弦信号发生器的性能指标

（一）频率特性频率准确度实际上是输出信号频率的工作误差。传统通用信号发生器的频率准确度一般为±0.5％～±10％频率合成信号发生器其输出信号频率具有基准频率（晶振）的准确度，可达到10-6以上。2.频率准确度：是指信号发生器预调值（即仪器度盘指示或数字显示的频率值）与实际输出的信号频率值之间的偏差，通常用相对误差表示

没有足够的频率稳定度，就不可能保证测量结果有足够的准确度。一般情况下，信号发生器的频率稳定度应比它的频率准确度高1～2个数量级，

3.频率稳定度：指外界条件恒定不变的情况下，在规定时间内，信号发生器输出频率相对于预调值变化的大小。短期频率稳定度定义为信号发生器经过规定的预热时间后，信号频率在任意15分钟内所发生的最大变化；长期频率稳定度定义为信号发生器经过规定的预热时间后，信号频率在任意3小时内所发生的最大变化。

频率稳定度表达式为

二、正弦信号发生器的性能指标

（一）频率特性1.频率范围：2.频率准确度3.频率稳定度（二）输出特性1.输出阻抗：2.输出电平范围3.输出电平的稳定度和平坦度4.输出电平准确度5.输出信号非线性失真和频谱纯度（三）调制特性正弦信号发生器性能通常用频率特性、输出特性和调制特性三大指标来评价。二、正弦信号发生器的性能指标

1.输出阻抗：信号发生器的输出阻抗视信号发生器的类型不同而异。低频信号发生器的输出阻抗一般为600Ω（或1kΩ）；高频信号发生器一般仅有50Ω或75Ω。

（二）输出特性

信号发生器作为一个激励源应具有一定的内阻，当信号发生器接人被测电路的输入端时，被测电路将被看作是一个负载，因而存在着一个负载匹配的问题，这个问题在高频频段尤为重要。二、正弦信号发生器的性能指标

2.输出电平范围：是指信号发生器输出信号幅度的有效范围，即所能提供的最小和最大输出电压的可调范围。一般高频信号发生器输出信号幅度范围为0.1μV～1V，而电平振荡器的输出电平范围为-60dB～+10dB。

（二）输出特性为了在不过多牺牲信噪比的情况下输出微伏（μV）级的小信号电压，信号发生器的输出级中一般都设置有衰减器。例如，XD-1型信号发生器最大信号电压为5V，通过0～80dB的步进衰减，最低可输出500μV的信号电压。二、正弦信号发生器的性能指标

1.输出阻抗：2.输出电平范围3.输出电平的稳定度和平坦度4.输出电平准确度5.输出信号非线性失真和频谱纯度（二）输出特性需要说明的是，由于各种仪器用途、精度等级要求不同，并非每类仪器都要用全部指标进行考核。另外，评价信号发生器性能的指标也不止上述几项，各生产厂家出厂检验标准及采用的术语也可能不完全一致。本节仅介绍信号发生器中最常用的一些基本的性能指标。7.1.2通用信号发生器的组成一、低频信号发生器组成原理由主振级、连续衰减器（电位器Ｗ）、电压放大器、输出衰减器、匹配变压器（阻抗变换）和检测用电压表等组成。设R1＝R2＝R，C1=C2=C时，振荡频率为

f==一、低频信号发生器组成原理

主振级：一般采用RC正弦波振荡器。尤以文氏电桥振荡器为最多。图中R1、C1、R2、C2组成正反馈电路，决定振荡频率；R3、R4组成负反馈电路，可自动稳频。主振级产生的正弦信号经连续衰减器W、电压放大器和输出衰减器后直接作为信号发生器的一路输出，称电压输出。输出衰减器可对输出的电压进行步进调节，通常采用电阻式衰减器。该信号再经功率放大器放大后能输出较大的功率，称功率输出。输出变压器用来匹配不同的负载阻抗，以获得最大功率输出。监测器实际上是一个简易的电压表，通过开关K进行可监测输出电压或输出功率。7.1.2通用信号发生器的组成二、高频信号发生器组成原理

它的组成和高频发射机很相似。主振级产生一定频率范围的正弦信号；经缓冲级（减弱调制级对主振级的影响）送到调制级进行幅度调制和放大，然后再送到输出级（保证一定的输出电平调节和源阻抗）。与主振级谐振回路耦合的可变电抗器用来实现调频。内调振荡器提供音频正弦信号，监测器检测载波电平和调制指数。二、高频信号发生器组成原理通用高频信号发生器的主振级主要是一个LC自激正弦波振荡器，高频信号发生器的有效频率范围、频率稳定度和准确度、频率纯度等工作特性主要是由主振级来决定的。主振级一般应该能连续覆盖一个频段。例如，整个高频段（200kHz～30MHz），这就要求主振级在电路上和结构上都能便于频率转换和调节。由于主振级的工作频率范围很宽，因此不要采用过于复杂的电路结构，最好只用一个可调元件来实现频率的调节。例如，电感三点式振荡电路和变压器耦合式振荡电路只需要一个可变电容器。（一）通用高频信号发生器的主振级：二、高频信号发生器组成原理所谓调幅是在保证载波信号频率及相位固定不变的情况下，使其幅度按给定规律变化的过程。为了减少调幅过程中可能产生的载频偏移和寄生调频，主振级和调制级之间应加入缓冲放大器。在现代射频信号发生器中，最常采用的调制器是二极管环形调制器和PIN二极管调制器，本节仅讨论PIN二极管调制器。（二）调制------调幅二、高频信号发生器组成原理（二）调制------调幅流过PIN二极管的电流i与高频输人电压u之间又存在如下关系式若把高频输入电压u作为载波信号电压，偏流If正比于调制信号，则PIN可以实现幅度调制。（二）调制------调频现代高频信号发生器基本上都是采用变容二极管调频电路。图例如下：二、高频信号发生器组成原理现代高频信号发生器的输出级电路一般包括宽带放大器、滤波器、自动电平控制（ALC）电路和输出衰减器等部分。本节重点讨论自动电平控制电路以及衰减器。（三）输出级ALC电路的作用：使信号发生器的输出幅度随频率变化时有平直的输出电平；改善信号发生器的源阻抗特性，提高反射系数和衰减量值的测量准确度。1，自动电平控制（ALC）电路（三）输出级ALC电路通常由调制器、宽带放大器、射频检波器、ALC环路等组成。QF1076型信号发生器(10～520MHz)的ALC电路如下二、高频信号发生器组成原理（三）输出级在一些测试场所，例如过载特性、天线及衰减器的测试，希望信号源有较高的输出电平。在另外一些测试场所，例如接收机灵敏度、放大器、噪声的测试，则要求信号源有较低的输出电平。因此，现代信号发生器要求应能对从0.1μV～lV（或2V）范围内的输出电平内进行连续平滑地调节。许多信号源输出级采用了高达13节或14节的步进衰减器，并且还加有一个微调电路，以便在10dB内提供微调。

1，自动电平控制（ALC）电路2，衰减器（三）输出级电阻衰减器的下限工作频率可以延伸到直流，上限可做到1000MHz，甚至更高。此外，它还具有衰减范围大、幅频特性好，衰减准确度高，驻波电压系数小等优点。是现代信号发生器使用最广泛的衰减器。2，衰减器为获得准确而恒定的输人和输出阻抗，信号发生器的电阻步进衰减器总是采用π型、T型的四端网络。

（三）输出级2，衰减器相同的情况下，T型衰减器所用的电阻具有较小的阻值，因此T型衰减器具有更好的频率特性。现代信号发生器的10dB步进和1dB步进衰减器主要采用T型电路。根据四端网络理论，若给出衰减器特性阻抗R0和电压衰减系数N，则“T型衰减器”中的电阻值可按以下公式计算实际高频信号发生器（100kHz～35MHz）衰减器电路该信号发生器没有设置ALC电路，为了方便输出幅度的测量，设置了电压表V，并在调制和缓冲放大电路设置了载波幅度调节电位器，一般使电压表V指示在1V红色校正线上。衰减器电路由细调电位器P、步级衰减器和终端分压器组成。细调电位器P的度盘刻度共分十大格,每大格又分十小格,组成了1∶100衰减器。“0～1V”插孔可输出１V以下的高频信号。步级衰减器每级20dB，配合细调电位计P，可在“0～0.1V”端输出任意微小的电压，并能以μV为单位读出其幅度值。实际高频信号发生器（100kHz～35MHz）衰减器电路由于该信号发生器没有设置ALC电路，为了方便输出幅度的测量，设置了电压表V，并在调制和缓冲放大电路设置了载波幅度调节电位器，一般使电压表V指示在1V红色校正线上。衰减器电路由细调电位器P、步级衰减器和终端分压器组成。实际高频信号发生器（100kHz～35MHz）衰减器电路衰减器电路由细调电位器P、步级衰减器和终端分压器组成。细调电位器P的度盘刻度共分十大格,每大格又分十小格,组成了1∶100衰减器。“0～1V”插孔可输出１V以下的高频信号。步级衰减器每级20dB，配合细调电位计P，可在“0～0.1V”端输出任意微小的电压，并能以μV为单位读出其幅度值。7.1信号发生器7.1.3合成信号发生器的组成

合成信号发生器使用一个或多个晶体作为频率标准，利用电路的加、减、乘、除而产生一系列的离散频率，因此合成信号发生器产生的信号具有很强的频率精度和长期稳定度。合成信号发生器输出频率的改变是基于对环路分频比，合成信号发生器一般都采用微处理器系统作为控制器。合成信号发生器的基本组成框图

合成信号发生器的核心部件可大致分为频率合成部分和输出部分（含宽带放大、步进衰减及ALC电路等）。频率合成部分用于产生用户置定的频率；输出部分用于控制用户置定的输出幅度。使用时，用户只要通过仪器面板的按键输入数据对频率合成的频率和输出幅度值进行置定（并能予以显示），便能输出所需信号。典型合成信号发生器的面板布置图上半部分为显示区，下半部分为控制区。在控制区中，各控制键按调制、载波、单位等不同功能分类排列，因而操作简便，不易出错。仪器的操作是通过操作键盘形成一定格式的指令，再由微处理器按指令去控制信号发生器中相应的功能部件。按键应按［Frequency］［1］［2］［3］［.］［4］［5］［6］［MHz］的顺序操作。在按数字键和单位键时，显示器应显示相应的数字和单位。在这里，单位键还兼做执行键，当微处理器判定执行键按下时，就会对从键盘输入的数字、单位和小数点的位置码进行分析，转换成相应的数码通过数据总线送到频率合成部分。例如，若需要信号发生器输出123.456MHz的频率时，7.1信号发生器7.1.3合成信号发生器的组成

频率合成的方法：1、直接模拟频率合成法2、锁相频率合成法（间接频率合成法

）3、直接模拟频率合成法与以RC或LC自激振荡为主振级的信号发生器相比，信号源的频率稳定度可以提高3～4个数量级。频率合成的方法：利用倍频、分频、混频及滤波等技术，对一个或多个基准频率进行算术运算来产生所需要的频率。由于倍频、分频、混频及滤波大多是采用模拟电路来实现，所以这种方法称为直接模拟频率合成法。优点：工作可靠，频率切换速度快，相位噪声低。不足：需要大量混频器、分频器和滤波器，难于集成化，所以体积大，价格昂贵。

1、直接模拟频率合成法目前合成信号发生器主要采用锁相频率合成和直接数字频率合成两种方法，但由于直接模拟频率合成法具有频率切换速度快、相位噪声低等突出优点，目前还有应用。

直接模拟频率合成的典型例子近年来发展起来的一种新的频率合成技术。它利用计算机按照一定的地址关系，读取数据存储器中的正弦取样值，再经D/A转换得到一定频率的正弦信号。该方法不仅可以直接产生正弦信号的频率，而且还能可以给出初始相位，甚至可以给出不同形状的任意波形，这是前两种方法无法做到的。利用锁相环（PLL）把压控振荡器（VCO）的输出频率锁定在基准频率上，同时，利用一个基准频率，通过不同形成的锁相环合成所需的各种频率。由于锁相频率合成的输出频率间接取自VCO，所以该方式也称间接频率合成法。优点：锁相环路相当于一个窄带跟踪滤波器，节省了大量滤波器，简化了结构，且易于集成化、易于计算机控制。不足：频率切换时间相对较长。2锁相频率合成法3直接数字频率合成法7.2锁相频率合成信号发生器7.2.1锁相环的基本形式

基本锁相环倍频锁相环分频锁相环混频锁相环组合式锁相环小数分频锁相环在锁相频率合成器中，可以利用一个基本锁相环把压控振荡器（VCO）的输出频率锁定在基准频率上，也可以通过不同形式的的锁相环对基准频率频率进行加、减、乘、除运算，合成所需的频率。7.2.1锁相环的基本形式

基本锁相环基本锁相环是由鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）组成的闭合环路，基本形式如图基本锁相环当锁相环处于锁定状态时，输入信号和VCO输出信号之间只存在一个稳态相位差，而不存在频率差，即fo=fi。锁相合成法正是利用锁相环的这一特性，把VCO的输出频率稳定在基准频率上，并把输出频率稳定度提高到与基准频率同一量级。通常，fi是石英晶体振荡器的振荡频率，频率稳定度可达10-8数量级，因此，环路锁定时，普通振荡器VCO的输出频率稳定度就可提高到与石英晶体振荡器频率同一量级，这是LC、RC振荡器所远远不能达到的。2.倍频锁相环能对输入信号频率进行乘法运算的锁相环称倍频锁相环，简称倍频环。它有数字倍频环和脉冲倍频环两种形式。在相位比较器中进行比较的两个信号的频率是fi和fo/N。很显然，当环路锁定时，有fi

=fo／N，即fo

=Nfi，从而达到倍频。改变分频器的分频系数N，就能改变数字倍频环的倍频系数。由于fi是由晶体振荡送来的基准信号，因此输出信号fo也具有与基准信号相同等级的频率稳定度。在实际的数字倍频环中，为了提高VCO的工作稳定性，分频器的分频系数一般分为固定分频器和可变分频器两部分。3.分频锁相环能对输入信号频率进行除法运算的锁相环称分频锁相环，简称分频环。它有分字倍频环和脉冲分频环两种形式。分频环的原理可参照上述倍频环的原理进行分析，不再赘述。2.倍频锁相环4.混频锁相环能对输入频率进行加、减运算的锁相环叫混频锁相环，简称混频环。它是在基本锁相环支路中加入混频器M和带通滤波器BPF形成的。如果混频器是差频式，则fi1

=fo-fi2，即输出频率为fo

=fi1

+fi2；如果混频器是和频式，则fi1

=fo+fi2，即输出频率为fo

=fi1

-fi2。

4.混频锁相环混频环在频率合成器中可用来提供频率连续可调的输出信号。设晶体振荡器的输出频率fi1

=2000kHz；内插振荡器的输出频率fi2=50～60kHz；混频器是差频式。则合成后的输出频率fo=2050～2060kHz连续可调。内插振荡器一般采用LC振荡器，其频率稳定度较低，但混频环输出频率的稳定度仍能维持在输出频率稳定度的量级上设晶体振荡器的频率稳定度为1×10-6/日，即△fi1

=2Hz/d，内插振荡器频率稳定度为1×10-4/日，即△fi2=6Hz/日。因为

fo=fi1+fi2，根据误差公式，得△fo

=△fi1+△fi2，则输出频率稳定度为△fo/

fo

≈4×10-6/日，仍与基准频率的稳定度在同一量级。可见，利用混频环，不仅能实现10kHz范围内的连续调节，而且fo的频率稳定度仍可保持与晶振频率稳定度在同一量级。4.混频锁相环单个锁相环很难覆盖较宽的频率范围。实际的合成信号发生器往往通过多种锁相环组合而成。4.组合式锁相环一个由混频环和倍频环组成的双环合成单元，如图所示由倍频环可得fo1

=Nfi1，由混频环可得fo2

=fi1

+fi2，则fo2

=Nfi1

+fi2调谐VCO1使倍频环锁定在Nfi1上，能够实现在很宽范围内的点频覆盖；调谐内插振荡器的输出频率，可以实现相邻两个点频之间频率的连续可调。若要实现在该频率范围内连续可调，只需设计使混频环中的内插振荡器输出频率fi2在100～110kHz之间连续可调，就可以把fi2的10kHz连续可调范围“插入”到Nfi1的每两个相邻锁定点的间隔频率之间，实现fo2在3400～51000kHz的连续可调。例如，若要求fo2=4235.5kHz，第一步，调节VCO1，使之锁定在4130kHz（N=413），第二步，调节内插震荡器，使其输出频率fi2=105.5kHz，则通过混频环最后可合成fo2

=4130+105.5=4235.5kHz。例如，若fi1

=10kHz，N=300～500，则倍频环输出范围为3000～5000kHz，间隔为10kHz，共170个点频。4.小数分频锁相环采用多环单元可以使分辨力得以提高，但将使电路复杂，而且是有限度的。例要得到1µHz的分辨力，其电路的复杂程度在实际上是不能实现的。所谓小数分频是一种平均效果，实际上每次分频的分频系数都是整数，但每次分频的分频系数不一样。若平时倍频锁相环的分频器按÷N模式工作，但每P个fi的周期，就使分频器按÷(N+1）模式工作一次，则该分频器等效分频系数应为，这说明它具有小数分频能力。显然，这时锁相环的输出频率为设N=18，P=10，则等效的分频系数为18.1。若fi为10kHz，则fo=181kHz。使分辨力由10kHz提高到1kHz。分频系数中小数点后面的位数越多，分辨力就越高。HP3325Ａ型合成发生器采用的小数分频锁相环框图。虚线框内的电路是为实现小数分频而加入的，其他部分与普通锁相环基本相同。小数寄存器用于存放分频系数的小数部分，由微处理器送入。在输入信号ｕi的作用下，相位累加器将逐周期地对存入的小数部分进行累加，当累加器计满时，它输出一个溢出脉冲去控制脉冲消除电路，扣除输出信号ｕo中的一个脉冲，使环路按÷（N+1）的模式工作。然后，环路又回复到÷N模式，直到累加器的下一次溢出。平时环路按÷N模式工作时，当环路变为按÷（N+1）的模式工作时，ｕN的相位将会突然滞后ｕi一个相位，所以鉴相器的输出电压ｕφ将呈锯齿波，其周期等于PTi。由于Ｐ值较大，这个锯齿波将很难被环路滤波器平滑，从而会对VCO产生寄生调频。为了改善输出信号的频谱纯度，需要对ｕφ的锯齿波进行补偿，为此，在电路中加入了一个Ｄ/Ａ转换器，用于对累加器的存数进行Ｄ/Ａ转换。由于累加器的存数随ｕN相位的递增而递加，因此Ｄ/Ａ变换器的输出电压ｕa也呈锯齿波，其周期为PTi。让ｕa与ｕφ在环路滤波器前反向叠加，则可期望叠加电压ｕφˊ在环路锁定的时侯是平滑的。小数分频法的频率分辨力主要取决于累加器的容量，而累加器的容量可以很大，因此小数合成环的频率分辨力是很高的。HP3325A型信号发生器采用了小数合成环，其频率分辨力高达10-6HZ（环路的参考频率fi=100kHZ）。目前，带有锁相环的频率合成器无论在理论上或是在制作上都已达到成熟阶段，而且实现了集成化。集成化的锁相环器件分为专用的集成锁相环电路（定制LIC）和通用型集成锁相环。在生产数量少、品种多的设备中，设计人员经常选择通用型集成锁相环。7.2.2通用型集成锁相环频率合成器该系列芯片有CD4046、74HC/74VHC4046、74VHC9046多种类型，它们内部构成、引脚配置及性能稍有不同，例如，CD4046的最高频率约1MHz，而74HC4046约为10MHz。另外，不同公司的同一类型芯片其性能也可能有差别。一、74HC4046集成锁相环7.2.2通用型集成锁相环频率合成器它由一个线性VOC和三个相位比较器组成，使用时，只要在外部增加环路滤波器就可以构成一个基本锁相环。一、74HC4046集成锁相环二、74HC4046集成锁相环频率合成器的设计频率合成器可分为基本PLL部分和输出部分。在基本PLL部分，晶振频率为10.24MHz，通过1024分频可得到10kHz的基准频率；分频器设定为1／100～1／1000，使VCO产生的信号频率范围为1～10MHz。输出部分设计有量程选择器和缓冲器。输出部分有量程选择器和缓冲器，PLL电路输出的信号经6级1/10分频选择，可以得到下述7个量程频率范围的输出信号⑴10Hz量程：频率范围为1～10Hz，分辨力为10mHz；⑵100Hz量程：频率范围为10～100Hz，分辨力为100mHz；⑶1kHz量程：频率范围为100Hz～1kHz，分辨力为1Hz；⑷10kHz量程：频率范围为1～10kHz，分辨力为10Hz；⑸100kHz量程：频率范围为10～100kHz，分辨力为100Hz；⑹1MHz量程：频率范围为100kHz～1MHz，分辨力为1kHz；⑺10MHz量程：频率范围为1～10MHz，分辨力为10kHz基本PLL部分的电路基准时钟电路主要由74HC4060和10.24MHz晶体振子组成。4060内有振荡电路和分频器，产生的频率为10.24MHz经内部1024分频后得到了稳定的10kHz基准时钟。图中可调电容CV1用于对输出频率进行微调，可以得到约50ppm的频率精度。基本PLL部分的电路由于片内相位比较器和VCO在封装时公用一个地，这样相位比较器在公共阻抗上产生的脉冲电压可能会混入VCO的输入信号中。为了避免两者之间的干扰，使用了两片74HC4046，使相位比较器与VCO独立，这样相位比较器输出的脉冲就不会影响VCO。为了使VCO输出的频率范围能达到10倍，在74HC4046的引脚R1端接入了稳压二极管D1，使VCO的控制电压按指数函数规律增加，展宽了VCO输出的频率范围。TC9198P是一种可编程的分频器／脉冲吞没式计数器。当MODE引脚接高电平时，器件设定为可编程的分频器，并要求输入并行的数据为BCD码。在本电路中，D17引脚接高电平，D16引脚接地，则分频器的最大设定范围应为5～9999，本电路使用的设定范围为999～9999。输出部分的电路输出部分的电路频率合成器输出部分量程选择电路由3个双十进制计数器74HC390和1个8路选择器74HC151组成。74HC390芯片构成6级10分频器，各级10分频器的输出再由IC74HC151进行选择，从而得到7个量程频率范围的切换。输出缓冲采用能输出较大电流的高速缓冲器74AC540。若只使用单个74AC540，驱动50Ω负载时电流不够，因此采用4个缓冲电路（在同一封装内）并联以增大驱动电流，每个缓冲器的输出端都串联接入了一个200Ω的电阻，总输出阻抗为20Ω。7.2.3合成信号发生器频率合成单元

本节以MG31A和8660C两种频率合成信号发生器为例，侧重讨论频率合成单元的组成原理及程控方法。一、AG31A型合成信号发生器的频率合成器MG31A合成源的输出频率为10Hz到999.9999kHz。它由频率合成和输出两部分组成，其中，频率合成部分含基本频率、细度盘振荡器、七个十进制频率合成子单元。它的输出频率决定于“×0.1Hz”～“×100kHz”这七个十进制频率度盘的步位（0～9）。MG31A合成源由频率合成和输出两部分组成，其中，频率合成部分含基本频率、细度盘振荡器、七个十进制频率合成子单元。它的输出频率决定于“×0.1Hz”～“×100kHz”这七个十进制频率度盘的步位（0～9）。一、AG31A型合成信号发生器的频率合成器基本频率单元中，1MHz的标准频率利用分频和倍频电路分别得到100kHz和5MHz信号，作为标准频率送到有关部分。频率合成部分由0.1Hz子单元到100kHz子单元七级组成，各级电路相同。每级子单元都有两个锁相环路：下面锁相环路中有一组晶体振荡器，用一个波段开关转换十块晶体，其输出频率分别为4.5MHz、4.6MHz～5.4MHz，共分十挡（0～9），每挡相差100kHz；上面环路中有一个压控振荡器，其变容二极管的直流电压由同一个波段开关来改变，使其工作在所需频率附近。再由鉴相器来的直流电压使其准确地锁定于所需的频率上。环路中的低通滤波器的截止频率fc=700kHz。输出部分中有一个混频器。它的一个信号来自100kHz子单元，另一个信号（5MHz）来自基本频率单元，取其差频即得到所需的输出频率。二、8660C型合成信号发生器的频率合成器

8660C型合成信号发生器是程控式合成信号发生器，其输出频率为10kHz到110MHz，分辨力为1Hz，输出频率可由面板上的键盘控制。8660C频率合成信号发生器的简化方框图如图。图中主要画出了与频率合成有关的部分。8660C合成单元主要有参考频率环，低频环N1、N2、N3，相加环1、2和高频环等单元组成。各环路中的分频器和D/A转换器所需要输入的数据由数控单元通过对应的端口提供。低频环N1的分析系统规定低频环N1的输出频率范围是19.8～29.70MHz。压控振荡器的输出送入环路分频器，分频器的分频系数由数控单元送到输入端口的BCD码数据6和7确定。当环路锁定时，分频器输出到鉴相器的信号频率应该为100kHz，所以分频器分频系数的范围为K1=198/0.1～2970/0.1=198～297。二、8660C型合成信号发生器的频率合成器二、8660C型合成信号发生器的频率合成器D/A转换器的输出电压和鉴相器的输出电压经A放大并相加后给变容二极管提供控制电压，从而使压控振荡器准确地工作在所需的频率上，该振荡信号再经VT7放大后输出。压控振荡器的振荡回路由L5、C16、C17和变容二极管CR3组成，其工作频率范围为0.01～21.00MHz。7.2.4典型合成信号发生器分析QFl480型合成信号发生器是一种智能化、全程控的合成信号发生器。由合成信号源电路、输出电路与控制电路三部分组成。一、合成信号源电路原理二、输出级电路原理三、控制单元工作原理由主锁相环、800/40MHz锁相环、子合成器、FM功能电路、10MHz基准等功能电路组成。电路框图如图所示。一、QFl480型合成信号发生器合成信号源电路原理合成信号发生器输出的频率范围为10kHz～l050MHz，内部电路将其分为三个频段：低频段0.01～245MHz；中频段245～512MHz；高频段512～1050MHz。高频段和中频段由主锁相环产生。低频段由固定的800MHz信号与800.01MHs～1045MHz频率差频产生，其中，固定的800MHz信号由800/40MHz锁相环产生,其余部分在输出部分电路中实现。主锁相环由环路振荡器VCO、除2分频器、单边带混频器SSB、三模预置分频器、N分频器、鉴相器和环路放大器组成，其中，三模预置分频器和N分频器一起组成了一个小数分频器。主锁相环的主要任务是产生高频段(512～l050MHz)的频率和除2后产生中频段(245～512MHz)的频率，此外，主锁相环还负责实现FM调制。一、QFl480型合成信号发生器合成信号源电路原理主锁相环采用了电流型的鉴相器，输入的参考频率为lMHz。VCO是主锁相环的核心，它的控制电压范围为+2～+18V，其输出信号的频率为高频段(512～l050MHz)的频率。VCO产生的高频段信号经除2分频得到中频段(245～512MH2)的频率，该中频段信号一路经耦合电路直接送至输出电路，另一路和来自子合成器送来的20kHz～39.995kHz（步进值为5Hz）信号在单边带混频器中混频，得到抑制了上边带的输出信号。设中频段的频率为f1，子合成器来的信号为fs，则经过单边带混频器之后，输出信号为f1-fs。由三模预置分频器和N分频器组成的小数分频器能提供()的分频比。一、QFl480型合成信号发生器合成信号源电路原理QFl480输出电路完成的功能：降低射频信号的谐波失真；产生0.01～1050MHz的射频信号；控制射频信号的幅度；实现幅度调制以及通过混频产生0.01～245MHz低频段信号。产生AM、FM所需调制信号的振荡器电路。二、输出级电路原理合成信号源来的频率通过7dB增益放大器缓冲放大之后，经过几个低通滤波器送至调制器。调制器除了完成AM的任务之外，还于ALC环路共同完成自动电平控制。输出部分还能产生10kHz～245MHz的低频段频率，从而把输出信号的频率扩展至10kHz～1050MHz。10kHz～245MHz频段是从基本频段中的800.01MHz～1045MHz频率与800MHz进行差频得到的。在输出部分之后是一个程控的七节衰减器(1个6dB，1个l2dB，5个24dB)，负责把输出信号的电平衰减到最小-127dBm。输出部分还包括本机的内调制振荡器，产生400Hz和1000Hz两种调制频率。二、输出级电路原理ALC环路的任务是与调制器一起完成自动电平控制及调幅功能，其工作原理框图如图所示。二、输出级电路原理由前级滤波器来的信号首先经由PN二极管组成的调制器，完成AM和输出电平控制的功能。PN调制器是实质上是一种压控衰减器，其控制电压是由ALC环路反馈支路提供的。当未加调幅时，由输出功分器来的一路信号，经检波器检波后输出一个直流电压；该电压是非线性的并且是温度的函数，所以在检波器之后紧跟着一个线性化电路，使输出电压经线性化处理后加到环路积分放大器的负向输入端；电平控制是由加在环路积分放大器正向输入端上的电压所决定，该电压由一个12位的电平D/A转换器提供，电平D/A转换器的数据由微机送来，如果积分放大器的正向输入端末加调制电压，该控制电压仅受控于微机送来的输出电平信息；最后，环路积分放大器输出信号经调制器线性化电路加到调制器上，于是改变了PN二极管的等效电阻。由反馈理论可知，积分放大器的输出将促使其负端输入与正向输入相等，从而达到自动电平控制的作用。图中下半部分是调制信号处理电路，一个由内调振荡器或外调制源来的1VP-P调制信号加到调幅D/A转换器的参考输入端，微机送来的8bit调幅深度数据加到D/A转换器的数据输入端，因而调幅D/A转换器输出的调制信号的幅度取决于微机送来的调幅度信息。这个加入了制调幅度信息的调制信号和参考电压相加后加到温度补偿D/A转换器的参考输入端，然后再与温度补偿电压相加（温度补偿信息加在温度补偿D/A转换器的数据输入端）。最后，这几个电压之和加到电平D/A转换器的参考输入端，由电平D/A转换器的输出控制环路积分放大器正向输入端电压的大小。环路积分放大器输出的信号再经调制器线性电路处理之后，做为调制器的压控衰减电压，达到幅度调制的目的。二、输出级电路原理（ALC环路）衰减器电路是由衰减器及继电器控制电路组成，衰减器部分由1节6dB，1节12dB和5个24dB衰减单元组成，能提供0～138dB的衰减(步进6dB)。图7.27给出了其中一节24dB衰减单元及其控制的电路图。二、输出级电路原理控制电路来的控制信号可以控制开关管的通断。当控制信号为高电平时，开关管截止，控制信号为低电平，继电器处于释放状态，于是K将由R1～R3构成的24dB衰减单元接人。当控制信号为低电平时，开关管饱和，继电器K的控制信号变高电平，处于直通状态，即24dB衰减单元未接人。三、控制单元工作原理三、控制单元工作原理控制单元实现的自诊断、自修正功能是QFl480很有特点的内容。本节以锁相环路的自诊断和锁相环路带宽补偿的自修正功能为例进行讨论。所谓自诊断就是仪器对自身工作状态的检查。模拟电路的自诊断必须找到该电路工作正常与否的一个特征，并使这个特征转换成微处理器能够识别的高低电平信号。1、锁相环路的自诊断锁相环工作是否正常取决于锁相环是否锁定，而锁相环的锁定与否最终反映在鉴相器的输出上。当锁相环锁定时，鉴相器的输出为一稳定的窄脉冲输出；当失锁时，输出将是一个宽度变化的脉冲。下面，给出了用74LS123和一简单RC滤波器构成的锁相环失锁判别电路如图7所示。由图（a）可以看出，如果B脚、CD脚保持高点平，只要A脚输入一个负脉冲，那么Q端就会产生一个正跳变。如图（b）所示。当锁相环锁定时，鉴相器的输出的窄脉冲被RC低通滤波器滤除，而在A端保持高电平，即Q端无脉冲输出；当失锁时，其输出是一个宽度变化的脉冲，RC低通滤波器无法滤波，于是在Q端输出一个脉冲。微机检测该信号，即可诊断锁相环处于失锁状态。由于74LSl23是可重复触发的，所以只要触发脉冲周期小于某一与RC相关的时间常数，Q端输出将继续保持高电平。锁相环带宽可近似表示为

fc＝kv·kφ／N

式中，kv为VCO调谐系数，kφ为鉴相器增益，N为分频比。kφ可视为常数，但kv和N值都会随着VCO输出频率而变化，因此使得锁相环带宽fc随频率的变化而变化。补偿的基本思路是：没计一个电路，使kφ也随频率的变化而变化，且与kv／N的变化成反比。这样，就能使其变化相互抵消，使fc保持恒定。自修正按照以下顺序；首先利用Kv／N变化规律，计算出kφ的补偿数据；然后。将补偿数据通过D／A转换器转换成模拟信号施加到VCO的控制端，从而能对锁相环路带宽进行补偿修正。2、锁相环路带宽补偿的自修正7.3直接数字频率合成信号发生器7.3.1直接数字频率合成技术概述任何频率的正弦波形都可以看作是由一系列的取样点所组成。因此，可以将把要输出的正弦波形取样数据预先顺序存放在一段ROM单元中，然后在时钟的控制下，顺序从这些ROM单元中读出，再经过D/A转换，就可以得到一定频率的正弦波形信号。这就是DDS的基本原理。设取样时钟频率为fc，一个正弦波由2N个取样点构成，则输出正弦波信号的频率为：

一、DDS的基本组成原理7.3.1直接数字频率合成技术概述设图中的ROM有2N个存储单元（相应有N位地址），并存储了一个周期正弦波形的采样数据；地址计数器为一个N位二进制加法计数器，用以生成控制波形查找表ROM的地址信号。当地址计数器在时钟的作用下进行加1计数时，就能从波形查找表ROM中按由大到小的地址顺序逐单元读出预存在ROM中的数据，这些数据再经过D/A转换及滤波，就可以得到连续的正弦波形信号，合成后正弦波形信号的频率fo为fc/2N。1、简单DDS的组成很显然，改变时钟频率fc或者改变ROM中每周期波形的采样点数，均能改变输出频率fo。改变时钟频率fc

可以通过在时钟之后加分频器的方法来实现。该方法不够灵活，在合成信号发生器中很少采用。改变ROM中每周期波形的采样点数的方法如下：如果能每隔一个地址读一次数据，则其频率为2×fc／2N，频率提高一倍；如果每隔K个地址读一次数据，则其频率为K×fc／2N，频率增加K倍。这样，变化K的大小，相当于改变ROM中每周期波形的采样点数，就可以实现DDS的输出频率fo的调节，K与输出频率的关系式为：

通常，将上式称为DDS方程，将K称为频率控制字。K值实际上反映从ROM中读出两个取样数据之间相位的大小，因此称DDS是从相位概念出发的一种频率合成技术。上述简单DDS电路中的地址计数器只能实现加K=1计数。为了能完成K为任意数的地址计数，需要采用相位累加器，基于相位累加器DDS的基本结构框图如图所示。2、基于相位累加器DDS的基本结构主要由相位累加器、波形查找表ROM、D/A转换器和低通滤波器等部件组成。为防止频率控制字改变时干扰相位累加器的工作，前面加入了频率字寄存器。

相位累加器由频率字寄存器、二进制全加器与相位寄存器组成。频率寄存器用于寄存频率控制字K；全加器用于累加计算，即将控制字K与相位寄存器输出数据相加；相位寄存器用于寄存全加器的计算结果，作为波形存储器的取样地址。在时钟作用下，相位累加器能不断对频率控制字K进行线性相位累加。相位累加器输出即波形存储ROM的地址，这样就可以把存储在ROM中的波形采样值送出，完成相位到幅值转换。设相位累加器长度为Nbit，则累加器的满偏值为2N。定义相位累加器输出为0时为0相位，相位累加器输出为2N时相位为2π。则相位累加器的输出即可代表输出正弦波形的相位。

波形查找表ROM（即正弦查找表）：把送来的相位值转换成对应正弦波幅度的数值。实际DDS设计中，为了节省波形存储器的空间，在不过多引入杂波干扰得前提下，尽可能多的截去相位累加器的低有效位，即只取相位累加器的高M位（而并非全部N位）作为ROM的地址值，于是，ROM就只有2M个存储单元。设事先已经把0o～360o的正弦信号离散成具有2M个抽样值的序列存储在ROM中，则按照不同的地址便能输出相应的正弦信号的幅值。ROM可在给定的时间上把输入的相位（地址）信息映像成正弦波幅度，因而波形查找可以理解为相位与幅度之间的转换。

D/A转换器：把合成正弦波幅值的序列值转换成包络为正弦波的阶梯波。注意，合成器对D/A转换器分辨率有一定的要求，D/A转换器分辨率越高，合成正弦波形的台阶就越多，输出波形就越清晰。D/A转换器的位数应与ROM的数据位一致。低通滤波器：对D/A转换器输出的包络为正弦波的阶梯波进行频谱分析可知，输出信号中除主频fo外，还存在许多非谐波分量。因此，为了取出主频fo，必须在D/A转换器的输出端接入低通滤波器，从而将包络为正弦波的阶梯波变为光滑的正弦波。7.3直接数字频率合成信号发生器7.3.1直接数字频率合成技术概述二、DDS的主要技术指标分辨率、输出带宽无杂散动态范围(SFDR)1，分辨率（含频率分辨率、相位分辨率及幅度分辨率）

频率分辨率：即DDS的最小频率步进量，其值等于DDS的最低合成频率（频率控制字K=1时），可用下式表示若时钟fc的频率不变，频率分辨率由DDS的相位累加器位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1MHz甚至更小。

相位分辨率：是DDS的最小相位步进量。其值等于两个相邻采样点之间的相位增量。若一个周波的采样点数为M，则DDS的相位分辨率为DDS的相位分辨率与一个周波的采样点数M成反比。1，分辨率（含频率分辨率、相位分辨率及幅度分辨率）

频率分辨率：即DDS的最小频率步进量，其值等于DDS的最低合成频率（频率控制字K=1时），可用下式表示

相位分辨率：是DDS的最小相位步进量。其值等于两个相邻采样点之间的相位增量。若一个周波的采样点数为M，则DDS的相位分辨率为

幅度分辨率：取决DDS中D/A转换器的位数。若D/A转换器的位数为N，参考电压为VREF，则其幅度分辨率为1，分辨率（含频率分辨率、相位分辨率及幅度分辨率）2，输出带宽DDS输出的频率可以很低，因而输出带宽主要取DDS能输出的最高频率。DDS输出最高频率的理论值为系统时钟频率fc的50%。考虑到低通滤波器的特性和设计难度以及对输出信号杂散的影响，DDS能输出的最高频率（即输出带宽）一般按40%fc计算。例如，DDS芯片AD9851允许系统时钟使用的最高频率fc为180MHz，则AD9851输出的最高频率（即输出带宽）为72MHz。二、DDS的主要技术指标3，无杂散动态范围(SFDR)

SFDR：指输出的最大信号成分幅度（主频部分）与次最大信号成分幅度（噪声部分）之比，常以dBc表示。

DDS杂散的来源主要有三个：

相位截断误差：为了得到很高的频率分辨率，相位累加器的位数N通常做得很大，但由于受ROM存储能力的限制，用来寻址ROM的位数M一般要小于N，因而会引入相位截断误差；

幅度量化误差：任意一个幅度值要用无限长的比特流才能精确表示，而实际中ROM的输出位数是个有限值，这就会产生幅度量化误差。

D/A转换器的变换特性函数的非线性引入误差：D/A转换器的有限分辨率、非线性特征及转换速率等非理想转换特性会影响DDS输出频谱的纯度，产生杂散份量。三、DDS的特点

（1）频率分辨率高：当相位累加器的位数很高时，频率分辨率可达到mHz数量级甚至更小，因而DDS频率合成信号源输出频率的变化可以逼近连续变化。这是传统频率合成不能达到的。

（2）频率转换时间短：DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，只需经过一个时钟周期就能实现频率的转换。因此，DDS频率转换时间等于一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达ns数量级，比使用其他的频率合成方法都要短数个量级。

（3）输出波形的灵活性：只要在DDS内部加上相应控制，即可以方便灵活地实现调频、调相和调幅功能，实现FM、PM、AM、FSK、PSK、ASK和MSK等调制。只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形甚至是任意的波形。

（4）其他优点：由于DDS中几平所有部件都属于数字电路，因而易于集成，功耗低且可靠性高。DDS易于程控，因而使用相当灵活，除此之外，DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平。DDS的优点三、DDS的特点

（1）频率分辨率高：

（2）频率转换时间短：

（3）输出波形的灵活性：

（4）其他优点：DDS的优点

（1）输出频带范围有限：由于DDS内部D/A转换器和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片，最高工作频率一般在几百MHz左右。采用GaAs工艺的DDS芯片的工作频率在2GHz左右。

（2）输出杂散大：由于DDS采用全数字结构，不可避免地引入了杂散，因而DDS对低通滤波器有较高的要求。DDS的不足之处四、DDS的实现技术

采用可编程器件构成DDS直接采样集成DDS单片电路芯片。7.3直接数字频率合成信号发生器7.3.1直接数字频率合成技术概述四、DDS的实现技术DDS技术的实现主要依赖于大量的高速、高性能的数字器件。可编程逻辑器件具有速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。利用FPGA构成DDS可以根据需要方便地实现各种比较复杂的功能，具有良好的实用性。虽然专用DDS芯片的功能也较多，但控制方式却是固定的，不够灵活。就合成信号的质量而言，专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号。利用FPGA设计的DDS电路虽然达不到专用DDS芯片的水平，但精心设计后也能产生较高质量的信号。1基于可编程逻辑器件的解决方案随着微电子技术的飞速发展，许多器件公司都推出了各自的高性能的单片DDS电路系列。与基于FPGA解决方案比较，其输出信号质量高，输出频率也较高。还可以使电路的体积和可靠性也有很大的提高。2集成DDS单片电路芯片解决方案表7.2ADI公司推出的常用DDS芯片选用列表型号最高工作频率(MHz)工作电压（V）最大功耗（mw)备

注AD98501253.3/5480内置比较器和D/A转换器。AD98531653.3/51150可编程数字QPSK/16-QAM调制器。AD98511803/3.3/5650内置比较器、D/A转换器和时钟6倍频器。AD98523003.31200内置12位的D/A转换器、高速比较器、线性调频和可编程时钟倍频器。AD98543003.31200内置12位两路正交D/A转换器、高速比较器和可编程参考时钟倍频器。AD985810003.32000内置10位的D/A转换器、150MHz相频检测器、充电汞和2GHz混频器。一、AD9851芯片概述7.3直接数字频率合成信号发生器7.3.2基于DDS芯片的频率合成信号发生器的设计

一、AD9851芯片概述AD9851由数据输入寄存器、频率/相位寄存器、高速DDS、10位的D/A转换器、高速比较器等部分组成。其中高速DDS又由6倍参考时钟倍乘器、32位相位累加器、正弦函数功能查找表等部分组成。该高速DDS的系统时钟频率可达到180MHz，使输出信号的最高频率达70MHz，分辨率为0.04Hz。AD9851内部有一个6倍参考时钟倍乘器，当系统时钟为180MHz时，参考时钟输入端只需输入30MHz的信号频率即可。这样就避免采用高速参考时钟而可能产生的噪声。该芯片具有较高的频谱纯度,理论上相位截断而引入的噪声与主频幅度之比为-84dB,由幅度量化和D/A转换器造成的背景噪声的信噪比为62dB。一、AD9851芯片概述AD9851使用32位频率控制字和5位相位调制字，内部的频率累加器和相位累加器相互独立。AD9851内部的数据输入寄存器有5个寄存器，用于储存来自外部数据总线的40位频率/相位/控制字。该控制字送入高速DDS后，即可生成相应频率和相位的数据流，经内部的D/A转换器后，得到最终的合成信号。设需要合成的频率为fo，对应的频率字K可由下式决定设相位控制字为Fθ，合成信号的初相位θ可由下式决定为了使AD9851完成频率和相位的控制，需要向AD9851输入频率/相位控制字。AD9851有32位频率控制字，5位相位调制字，1位6倍参考时钟、倍乘器使能控制，1位工作方式控制，1位电源休眠功能控制，共40位。内部的数据输入寄存器是5个8位的寄存器，因此需要分5次存储来自外部8位数据总线的频率/相位控制字。40位的频率/相位控制字各位的功能如下二、AD9851频率/相位的控制

二、AD9851频率/相位的控制

例如，如果要求AD9851满足如下技术条件：6倍参考时钟倍乘器工作；初相位置于1125°；选择非掉电方式；输出信号频率为10MHz；AD9851的外部参考时钟频率为30MHz。根据上表及输出频率和相位计算公式