第6章半导体存储器(4h)

西邮计算机学院第6章半导体存储器主要内容简要介绍半导体存储器的分类和基本存储元电路；重点介绍常用的几种典型存储器芯片及其与CPU之间的连接与扩展。12章节安排

存储器扩展

概述6.1概述1存储器的分类存储器是计算机用来存储信息的部件。按存取速度和用途可把存储器分为两大类：（1）内存储器：通过系统总线直接与CPU相连、具有一定容量、存取速度快的存储器称为内存储器，简称内存。内存是计算机的重要组成部分，CPU可直接对它进行访问，计算机要执行的程序和要处理的数据等都须事先调入内存后方可被CPU读取并执行。早期的内存使用磁芯。随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速下降，存取速度大大加快，故在微型计算机中，目前内存一般都使用半导体存储器。

6.1概述(续)（2）外存储器：通过接口电路与系统相连、存储容量大而速度较慢的存储器称为外存储器，简称外存，如硬盘、软盘和光盘等。外存用来存放当前暂不被CPU处理的程序或数据，以及一些需要永久性保存的信息。

外存的容量很大，如CD–ROM光盘可达650 MB，硬盘则可达几GB甚至几十GB，而且容量还在不断增加。通常将外存归入计算机外部设备，外存中存放的信息必须调入内存后才能被CPU使用。6.1概述(续)2半导体存储器的分类从应用角度可将半导体存储器分为两大类：（1）随机读写存储器RAM(RandomAccessMemory)RAM是可读、可写的存储器，CPU可以对RAM的内容随机地读写访问，RAM中的信息断电后即丢失。根据制造工艺的不同，RAM主要有两类：双极型存储器：具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器MOS型存储器：具有集成度高、功耗低、价格便宜等特点，适用于内存储器。6.1概述(续)MOS型存储器按信息存放方式又可分为两类：静态RAM(StaticRAM，简称SRAM)：SRAM存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失。其优点是不需要刷新，控制电路简单，但集成度较低，适用于不需要大存储容量的计算机系统。动态RAM(DynamicRAM，简称DRAM)：DRAM存储单元以电容为基础，电路简单，集成度高，但也存在问题，即电容中的电荷由于漏电会逐渐丢失，因此DRAM需要定时刷新，它适用于大存储容量的计算机系统。6.1概述(续)（2）只读存储器ROM(ReadOnlyMemory)：ROM的内容只能随机读出而不能写入，断电后信息不会丢失，常用来存放不需要改变的信息(如某些系统程序)，信息一旦写入就固定不变了。目前常见的有：掩膜式ROM：用户不可对其编程，其内容已由厂家设定好，不能更改；可编程ROM(ProgrammableROM，简称PROM)：用户只能对其进行一次编程，写入后不能更改；可擦除的PROM(ErasablePROM，简称EPROM)：其内容可用紫外线擦除，用户可对其进行多次编程；电擦除的PROM(ElectricallyErasablePROM，简称EEPROM或E2PROM)：能以字节为单位擦除和改写。图6.1半导体存储器的分类6.1概述(续)6.1概述(续)3半导体存储器的主要技术指标(1)存储容量

用字数位数表示，以位为单位。常用来表示存储芯片的容量，如1 K4位，表示该芯片有1 K个单元(1 K=1024)，每个存储单元的长度为4位。用字节数表示容量，以字节为单位，如128 B，表示该芯片有128个单元，每个存储单元的长度为8位。现代计算机存储容量很大，常用KB、MB、GB和TB为单位表示存储容量的大小。其中，1 KB＝210 B＝1024 B；1 MB＝220 B＝1024 KB；1 GB＝230 B＝l024 MB；1TB＝240 B＝1024GB。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。6.1概述(续)(2)存取时间存取时间是指从启动一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从CPU向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。(3)存储周期

连续启动两次独立的存储器操作(如连续两次读操作)所需要的最短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。通常，存储周期略大于存取时间。(4)功耗

功耗反映了存储器耗电的多少，也反映了其发热程度。6.1概述(续)(5)可靠性

可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障间隔时间MTBF(MeanTimeBetweenFailures)来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，可靠性越高，存储器正常工作能力越强。(6)集成度集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。6.1概述(续)(7)性能/价格比

性能/价格比(简称性价比)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。6.1概述(续)4半导体存储器芯片的基本结构图6.2半导体存储器组成框图存储体存储体是存储器中存储信息的部分，由大量的基本存储电路组成。每个基本存储电路存放一位二进制信息，这些基本存储电路有规则地组织起来(一般为矩阵结构)就构成了存储体(存储矩阵)。不同存取方式的芯片，采用的基本存储电路也不相同。存储体中，可以由N个基本存储电路构成一个并行存取N位二进制代码的存储单元(N的取值一般为1、4、8等)。为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。这样，对于容量为2n个存储单元的存储体，需要n条地址线对其编址，若每个单元存放N位信息，则需要N条数据线传送数据，芯片的存储容量就可以表示为2nN位。外围电路外围电路主要包括地址译码电路和由三态数据缓冲器、控制逻辑两部分组成的读/写控制电路。（1）

地址译码电路存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信号进行译码，经译码产生的选择信号可以惟一地选中片内某一存储单元，在读/写控制电路的控制下可对该单元进行读/写操作。外围电路（2）

读/写控制电路读/写控制电路接收CPU发来的相关控制信号，以控制数据的输入/输出。三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。CPU发往存储芯片的控制信号主要有读/写信号(R/W)、片选信号(CS)等。值得注意的是，不同性质的半导体存储芯片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片在正常工作状态下只有输出控制逻辑等。地址译码方式芯片内部的地址译码主要有两种方式，即单译码方式和双译码方式。单译码方式适用于小容量的存储芯片，对于容量较大的存储器芯片则应采用双译码方式。（1）

单译码方式单译码方式只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应的单元，如图6.3所示。一根译码输出选择线对应一个存储单元，故在存储容量较大、存储单元较多的情况下，这种方法不适用。图6.3单译码方式单译码方式以一个简单的16字4位的存储芯片为例，如图6.3所示。将所有基本存储电路排成16行4列(图中未详细画出)，每一行对应一个字，每一列对应其中的一位。每一行的选择线和每一列的数据线是公共的。图中，A0A34根地址线经译码输出16根选择线，用于选择16个单元。例如，当A3A2A1A0=0000，而片选信号为CS=0，WR=1时，将0号单元中的信息读出。（2）双译码方式双译码方式把n位地址线分成两部分，分别进行译码，产生一组行选择线X和一组列选择线Y，每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。图6.4给出了一个容量为1K字(单元)1位的存储芯片的双译码电路。（2）双译码方式1K(1024)个基本存储电路排成3232的矩阵，10根地址线分成A0~A4

和A5~A9两组。A0~A4经X译码输出32条行选择线，A5~A9经Y译码输出32条列选择线。行、列选择线组合能方便地找到1024个存储单元中的任何一个。例如，当A4A3A2A1A0=00000，A9A8A7A6A5=00000时，第0号单元被选中，通过数据线I/O实现数据的输入或输出。图中，X和Y译码器的输出线各有32根，总输出线数仅为64根。若采用单译码方式，将有1024根译码输出线。图6.4双译码方式6.4存储器的扩展6.4.1存储芯片的扩展存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。1．位扩展位扩展是指存储芯片的字(单元)数满足要求而位数不够，需对每个存储单元的位数进行扩展。图6.17给出了使用8片8K1的RAM芯片通过位扩展构成8K8的存储器系统的连线图。图6.17用8K1位芯片组成8K8位的存储器1.位扩展由于存储器的字数与存储器芯片的字数一致，8K=213，故只需13根地址线(A12A0)对各芯片内的存储单元寻址，每一芯片只有一条数据线，所以需要8片这样的芯片，将它们的数据线分别接到数据总线(D7D0)的相应位。在此连接方法中，每一条地址线有8个负载，每一条数据线有一个负载。1.位扩展位扩展法中，所有芯片都应同时被选中，各芯片CS端可直接接地，也可并联在一起，根据地址范围的要求，与高位地址线译码产生的片选信号相连。对于此例，若地址线A0A12上的信号为全0，即选中了存储器0号单元，则该单元的8位信息是由各芯片0号单元的1位信息共同构成的。可以看出，位扩展的连接方式是将各芯片的地址线、片选CS、读/写控制线相应并联，而数据线要分别引出。2.字扩展字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。图6.18给出了用4个16K8芯片经字扩展构成一个64K8存储器系统的连接方法。图6.18有16 K8位芯片组成64 K8位的存储器2.字扩展图中4个芯片的数据端与数据总线D7D0相连；地址总线低位地址A13A0与各芯片的14位地址线连接，用于进行片内寻址；为了区分4个芯片的地址范围，还需要两根高位地址线A14、A15经2–4译码器译出4根片选信号线，分别和4个芯片的片选端相连。各芯片的地址范围见表6.6。表6.6图6.16中各芯片地址空间分配表A15A14A13A12A11…A1A0说明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片号2.字扩展可以看出，字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址。也就是将低位地址线直接与各芯片地址线相连，以选择片内的某个单元；用高位地址线经译码器产生若干不同片选信号，连接到各芯片的片选端，以确定各芯片在整个存储空间中所属的地址范围。3.字位同时扩展在实际应用中，往往会遇到字数和位数都需要扩展的情况。若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k)的存储器，那么这个存储器共需要(M/l)(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连接方法。图6.19字位同时扩展连接图3.字位同时扩展图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个这样的存储模块用字扩展法连接便构成了4K8的存储器。用A9A010根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器对两根高位地址线A10A11译码，产生4根片选信号线，分别与各组芯片的片选端相连。6.4.2存储器与CPU的连接CPU对存储器进行访问时，首先要在地址总线上发地址信号，选择要访问的存储单元，还要向存储器发出读/写控制信号，最后在数据总线上进行信息交换。因此，存储器与CPU的连接实际上就是存储器与三总线中相关信号线的连接。1．存储器与控制总线的连接在控制总线中，与存储器相连的信号线为数不多，如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。2.存储器与数据总线的连接对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。8086CPU的数据总线有16根，其中高8位数据线D15D8接存储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。图6.20给出了由两片6116(2K8)构成的2K字(4K字节)的存储器与8086CPU的连接情况。8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线连接较简单。图6.206116与8086CPU的连接图6.2174LS138引脚3.存储器与地址总线的连接前面已经提到，对于由多个存储芯片构成的存储器，其地址线的译码被分成片内地址译码和片间地址译码两部分。