第3章嵌入式硬件平台

第3章嵌入式硬件平台3.1引言3.2嵌入式硬件平台概述3.3总线3.4存储设备3.5I/O设备

3.6通信设备3.7其他思考与练习题

3.1引

言

嵌入式系统的硬件除了核心部件——嵌入式处理器外，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。其中，存储器是嵌入式系统存放数据和程序的功能部件，而外围设备决定了应用于不同领域的嵌入式系统的独特功能。

3.2嵌入式硬件平台概述

嵌入式处理器是嵌入式系统中硬件的核心组成部分，但是若没有存储器和I/O设备，它就无法具有各种实用的功能。嵌入式处理器通常集成了大量的I/O模块单元(如中断控制器和通信控制器等)和存储器(Flash和RAM等)。当嵌入式处理器上集成的存储器单元和I/O单元不够时，可以通过扩充组成强大的嵌入式硬件系统。嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元电路、通信模块、外部设备等必要的辅助接口组成的，如图3-1所示。在实际应用中，嵌入式系统硬件配置非常精简，除了微处理器和基本的外围电路以外，其余的电路可以根据需要和成本进行裁剪、定制。

图3-1嵌入式系统的硬件组成

在嵌入式系统中使用的存储器可以是内部存储器，也可以是外部存储器。通常处理器的内部存储器是非常有限的。对于小型应用，如果这些存储器够用，就不必使用外部存储器；否则，就必须进行扩展，使用外部存储设备。与通用计算机把应用软件和操作系统放在外存的工作方式不同，嵌入式系统的软件通常直接存放在内存(如Flash)中，上电之后可以立刻运行；当然，也有的嵌入式系统的软件从外存启动、装载并运行。无论如何，需要考虑嵌入式系统的软件的固化问题，而这一问题在通用计算机(如PC机)上开发软件是不需要考虑的。此外，考虑存储器系统时，还需要考虑嵌入式系统软件的引导问题。

嵌入式处理器工作时必须有附属电路支持，如时钟电路、复位电路、调试电路、监视定时器、中断控制电路等，这些电路并不完成数据的输入/输出功能，而是为嵌入式处理器的工作提供必要的条件。在设计嵌入式系统的硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器最小系统。

嵌入式处理器在功能上有别于通用处理器，其区别在于嵌入式处理器上集成了大量的I/O电路。因此，用户在开发嵌入式系统时，可以根据系统需求选择合适的嵌入式处理器，而无需再另外配合I/O电路。随着半导体技术的发展，嵌入式处理器的集成度不断提高，许多嵌入式处理器上集成的I/O功能完全满足应用的需求，基本无需扩展。嵌入式系统的I/O接口电路主要完成嵌入式处理器与外部设备之间的交互和数据通信。这些电路包括网络接口、串行接口、模/数转换和数/模转换接口、人机交互接口等。应用于不同行业的嵌入式系统，其接口功能和数量有很大的差异。在设计I/O接口电路时，一般把这部分作为I/O子系统进行统一的设计，这样既可以综合考虑优化电路，又便于设计成果的重复使用。

3.3总

线

3.3.1总线协议1．握手协议总线协议中的基本构件是四周期握手协议。总线握手信号的作用是控制每个总线周期中数据传送的开始和结束，从而实现两个设备间的协调和配合，保证数据传送的可靠性。握手线用两根连线enq(查询)和ack(应答)来表示。在握手期间，使用专用的握手线来传输数据。因此，数据握手线必须以某种方式用信号的电压变化来表明整个总线传输周期的开始和结束，以及在整个周期内每个子周期的开始和结束。一般地，四周期握手过程(如图3-2所示)描述如下：

图3-2四周期握手协议

(1)设备1升高它的输出电平来发出查询信号，它告诉设备2应准备好接收数据。(2)当设备2准备好接收数据时，升高它的输出电平来发出应答信号。这时，设备1已准备好发送数据，设备2已准备好接收数据。(3)一旦数据传送完毕，设备2降低它的输出电平表示它已经接收完数据。(4)看到设备2的应答信号变低，设备1降低它的输出电平。在握手结束时，两个设备的握手信号都是低电平，恢复到开始握手前的状态。因此，系统回到其初始状态，为下一次握手方式传输数据做好准备。

2．总线读/写微处理器总线在握手基础上为CPU和系统其他部分建立通信。基本的总线操作包括读和写，图3-3说明了一个支持读和写的典型总线结构。

图3-3典型的微处理器总线

*Clock提供总线组件各部分的同步。*当总线读时，R/W'为1；当总线写时，R/W'为0。*Address是一个a位信号束，为访问提供地址。*Data是一个n位信号束，它可以从CPU得到数据或向CPU传送数据。*Dataready'当数据束上值合法时发信号。

在这个基本总线上的所有传输都由CPU控制，即CPU可以读/写设备或存储器，但设备或存储器自己不能启动传输。这是因为R/W'和地址都是单向信号，只有CPU能够决定传输地址和方向。总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。图3-4所示为某总线的时序图，包括读和写两部分。由于读不改变设备和存储器的任何状态，因此总线通常处于读状态。CPU可以忽略数据线直到它要使用读操作的结果为止。此外，还要注意在双向线路上数据的传输方向并未在时序图中指定。读过程中，外设或存储器在数据线上发送数据；而写过程中，CPU控制数据线。

图3-4总线时序图

通常可以用总线握手信号来执行突发传输，如图3-5所示。在这个突发读事务中，CPU发送一个地址信号，但接收的是一个数据值序列。我们给总线额外增加一根称为Burst'的线路。当事务是突发事务时，用它来向设备发信号；用释放Burst'信号来通知设备已传输了足够的数据。

图3-5总线的突发读事务

总线事务的状态机是对时序图的有效补充，图3-6展示了读操作的CPU和设备的状态机。当CPU决定执行一个读事务时，它转换到新状态，并发出让设备正确工作的总线信号；而设备状态转换图捕获了它这一端的总线协议状态。

图3-6总线读事务的状态图

3.3.2DMA标准总线事务要求CPU在每个读/写事务中间，解决与其他设备的信息交换问题。但是，某些数据传输不需要CPU介入，如I/O设备和存储器之间的数据交换。要实现这类操作，就要求CPU以外的设备单元能够控制总线上的操作。直接存储器访问(DirectMemery-Access，DMA)是允许读/写不由CPU控制的总线操作。DMA使用一种称为DMA控制器的专用硬件来完成外设与存储器之间的高速数据传送。DMA控制器从CPU请求总线控制，得到控制权后，控制器能像CPU那样提供内存的地址和必要的读/写控制信号，实现直接在设备和存储器之间执行读/写操作。图3-7展示了一个带有DMA控制器的总线配置。

图3-7带DMA控制器的总线

DMA要求CPU提供两个附加的总线信号：总线请求和总线授权。总线请求是CPU的输入信号，DMA控制器通过它来请求总线所有权；总线授权信号表示总线已经授权给DMA控制器。DMA控制器使用这两个信号来获得使用标准四周期握手协议的总线控制权。当要获取总线控制权时，DMA控制器发出总线请求信号；当总线准备好时，CPU发出总线授权信号。CPU在总线控制权授予DMA控制器之前，将完成所有未完成的总线事务。一旦DMA控制器获得了总线的所有权，它将可以使用和CPU驱动的总线事务一样的总线协议来完成读和写。在事务完成之后，DMA控制器通过释放总线请求信号把总线还给CPU，然后CPU释放总线授予信号。

3.3.3总线配置一个微处理器系统可能使用多条总线来连接设备。如图3-8所示，高速设备可以连到高速总线上，而低速设备连到低速总线上，通过一个被称为桥的逻辑电路使得总线可以互连。

图3-8多总线系统

使用这样的总线配置主要考虑到以下几个原因：(1)高速总线通常提供较宽的数据连接。(2)高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便宜的总线来降低低速设备成本。(3)桥允许总线独立操作，因此可以在I/O操作中提供并行性。在高速总线和低速总线之间的总线桥是高速总线的受控器，是低速总线的主控器。桥从高速总线上获取指令并将其传到低速总线，将结果从低速总线传到高速总线上。

3.3.4总线实例这里以ARM的一个总线系统为例，简单分析该系统的组成和特征。由于ARM微处理器由许多不同制造商制造，因此芯片外提供的总线随芯片变化而变化。ARM已经为单芯片系统创建了一个独立的总线规格说明——AMBA规范。AMBA总线(ARM99A)支持将多个CPU、存储器和外围设备集成在片上系统中。如图3-9所示，AMBA规格说明包括两条总线：AHB和APB。其中，AMBA高性能总线(AHB)是为高速传输而经过优化的，它直接连到CPU上并支持多种高性能总线的特性：流水线技术、突发传输、分离事务和多总线主控器等。桥用来将AHB连到AMBA外围设备总线(APB)上。

图3-9ARMAMBA总线系统

3.4存

储

设

备

3.4.1嵌入式系统存储器子系统的结构嵌入式系统的存储器子系统与通用计算机的存储器子系统的功能并无明显的区别，这决定了嵌入式系统的存储器子系统的设计指标和方法也可以采用通用计算机的方法，尤其是嵌入通用计算机的大型嵌入式系统更是如此。

存储器子系统设计的首要目标是使存储器在工作速度上很好地与处理器匹配，并满足各种存取需要。因此，体系结构的特性能够提高存储系统的速度和容量。随着微电子技术的发展，微处理器的工作速度有了很大的提高。而微处理器时钟频率提高比内存速度提高要快，以至于内存速度远远落后于CPU速度。如果大量使用高速存储器，使它们在速度上与处理器相吻合，就能够简便地解决问题。但是，这种方法受到经济上的限制。因为随着存储器芯片速度的提高，其价格急剧上升，使系统成本十分昂贵。在实际的计算机系统中，总是采用分级的方法来设计整个存储器系统。图3-10所示为这种分级存储系统的组织结构示意图，它把全部存储系统分为四级，即寄存器组、高速缓存、内存和外存。它们在存取速度上依次递减，而在存储容量上逐级递增。

图3-10分级存储器系统

寄存器组是最高一级的存储器。在计算机设备中，寄存器组一般是微处理器内含的，如上一章介绍的ARM处理器中有37个寄存器。有些待使用的数据或者运算的中间结果可以暂存在这些寄存器中。微处理器在对本芯片内的寄存器读/写时，速度很快，一般在一个时钟周期内完成。从总体上说，设置一系列寄存器是为了尽可能减少微处理器直接从外部取数的次数。但是，由于寄存器组是制作在微处理器内部的，受芯片面积和集成度的限制，因此寄存器的数量不可能做得很多。

第二级存储器是高速缓冲存储器(Cache)。高速缓存是一种小型、快速的存储器，其存取速度足以与微处理器相匹配。高速缓存能够保存部分内存的内容的拷贝，如果正确使用，它能够减少内存平均访问时间。第三级是内存。运行的程序和数据都放在内存中。由于微处理器的寻址大部分在高速缓存上，因此内存可以采用速度稍慢的存储器芯片，对系统性能的影响不会太大，同时又降低了成本。内存除主要使用RAM外，还要使用一定量的ROM。这些ROM主要用来解决系统初始化的一系列操作，如设备检测、接口电路初始化、启动操作系统等。一般情况下，ROM的存取时间比较长，对ROM的每次读/写要增添3～4个等待周期。但这种少量慢速存储器只在开机时运行，对系统性能影响不大。

最低一级存储器是大容量的外存。这种外存容量大，但是在存取速度上比内存要慢得多。目前嵌入式系统中常用闪存作为大容量硬盘存储各种程序和数据。上述四级存储器系统并不是每个嵌入式系统所必须具备的，应当根据系统的性能要求和处理器的功能来确定。例如，在8位处理器上，主要考虑内存的时间，而高速缓存极少被采用。对于16位和32位微处理器组成的系统，随着性能的提高，存储系统变得更为复杂，一般都包含了全部四级存储器。

3.4.2RAMRAM(RandomAccessMemory，随机存储器)能够随时在任一地址读出或写入内容。RAM的突出优点是读/写方便、使用灵活；缺点是不能长期保存信息，一旦停电，所存信息就会丢失。所以RAM用于二进制信息的临时存储或缓冲存储，在嵌入式系统中主要用于：(1)存放当前正在执行的程序和数据，如用户的调试程序、程序的中间运算结构以及掉电时无需保存的I/O数据和参数等。(2)作为I/O数据缓冲存储器，如显示输出缓冲存储器、键盘输入缓冲存储器等。以显示缓冲存储器为例，它实质上就是在主存中开辟的一个存放字符、汉字、图形、图像等显示信息的数据缓冲区。(3)作为中断服务程序中保护CPU现场信息的堆栈。

1．静态RAM静态RAM(SRAM)的存储单元电路是以双稳态电路为基础的，因此状态稳定，只要不掉电，信息就不会丢失。静态RAM的接口和操作时序如图3-11所示。

图3-11静态RAM图3-11中：CE'是芯片启用输入，在低电平工作。当CE'=1时，SRAM的Data引脚被禁用；当CE'=0时，SRAM的Data引脚被启用。R/W'控制当前操作是读(R/W'=1)还是写(R/W'=0)。读/写是相对于CPU而言的，因此读意味着从RAM读，写意味着写至RAM。需要注意的是，有些SRAM的读/写使用两个控制引脚即WR'和RD'，WR'=0时执行写操作；RD'=0时执行读操作。Adrs指出读或写的地址。Data是数据传输双向信号束。R/W'=1时，该引脚为输出；R/W'=0时，该引脚为输入。SRAM的操作方法有两种，即读操作和写操作。

SRAM上读操作的方法如下：(1)当R/W'=1时，让CE'=0，启用SDRAM。(2)将地址送到地址线上。(3)一定延迟时间后，数据通过数据线进行传输。SRAM上写操作的方法如下：(1)让CE'=0，启用SDRAM。(2)让R/W'=0。(3)地址出现在地址线上，数据出现在数据线上。在使用SRAM时，需要考虑SRAM与处理器的匹配，一般包括工作电压、工作速度、时序等的匹配。电路设计完成把SRAM接到系统总线上的工作。

2．动态RAM动态RAM(DRAM)的存储单元电路是以电容为基础的，电路简单，集成度高，功耗小。但是DRAM即使不掉电也会因电容放电而丢失信息，需要定时刷新，因此在工作时必须配合DRAM控制器。DRAM控制器是位于处理器和存储器芯片之间的一个额外的硬件，如图3-12所示。它的主要用途是执行DRAM的刷新操作，使得DRAM中数据有效。

图3-12DRAM通过DRAM控制器组成存储器系统

图3-13基本动态RAM接口和读时序

DRAM芯片集成度高，存储容量大，导致引脚数量不够，因此地址输入采用两路复用锁存方式。也就是说，DRAM将地址信号分为两组，共用几根地址输入线，分两次把地址送入芯片内部锁存起来。这两组地址信号的送入，分别用行地址选择(RAS')和列地址选择(CAS')控制。读操作的时序图表明地址按以下两步提供：首先，RAS'置成0，地址的行部分(即地址高位部分)置于地址线；然后，CAS'置成0，地址的列部分(即地址低位部分)置于地址线。

3．RAM的选择在设计嵌入式系统时，随机存储器的选择一般有两种：SRAM和DRAM。选择时，通常考虑以下因素：(1)如果系统的随机存储器的容量不是很大，则一般采用SRAM；反之，选择DRAM。(2)对于特别高速度的应用，使用SRAM。(3)如果嵌入式系统对功耗敏感，可使用SRAM。因为DRAM需要定时刷新，消耗能力相对大，而SRAM在系统进入待机工作方式时，只需要微小的待机电流就可以维持数据不丢失。需要注意的是，SRAM的平均功耗低，但是工作时功耗不一定低。

(4)对于嵌入式处理器而言，有的嵌入式处理器芯片集成了DRAM控制器，这时选择DRAM比较好。一般的，小规模的嵌入式系统不建议使用分离的DRAM控制器＋DRAM的方案，因为这种方案既会增加系统的复杂性(如电路板的面积、故障率等)，又会增加系统的成本。因此如果选用了DRAM，那么尽量使用带有DRAM控制器的嵌入式处理器，然后配合使用DRAM。(5)目前，基于32位嵌入式处理器的嵌入式系统一般使用DRAM。(6)复杂的嵌入式系统可以采用SRAM和DRAM混合设计的方案。不同要求的数据使用不同的随机存储器，以满足系统整体的优化设计。

(7)嵌入式系统的设计，在使用SRAM和DRAM的成本上，需要仔细并与整个系统的硬件一起进行核算，最终做出选择。在选择存储器类型时，一般要考虑存取时间和成本。SRAM提供了极快的存取时间，一般比DRAM快4倍，但是造价十分昂贵。通常，SRAM只是用于那些存取速度极端重要的场合。在需要使用大容量的RAM时，一般选择使用DRAM。很多嵌入式系统混合使用两种RAM，如关键数据通道上的一小块SRAM(几百至几千个字节)和其他所有地方的一大块DRAM(以兆计)。

3.4.3ROMROM(Read-OnlyMemory，只读存储器)中的内容一经写入，在工作过程中就只能读出不能重写，即使掉电，写入的内容也不会丢失。ROM在嵌入式系统中非常有用，常常用来存放系统软件(如ROMBIOS)、应用程序等不随时间改变的代码或数据。ROM可以分为工场可编程ROM和现场可编程ROM两大类。工场可编程ROM(即掩膜可编程ROM，mask-programmedROM)是由厂商按照用户要求掩膜制成，封装后不能改写，用户只能读出，不能改写。掩膜ROM一般只用于大批量生产的计算机产品中，在产品研制和实验室小批量生产时，宜选用现场可编程ROM。

有几种不同类型的现场可编程ROM，一些只可编程一次，而另一些可以被重复编程。(1)可编程ROM(ProgrammedROM)：该类ROM只可编程一次，即用户一次性编程写入后就永久性地修改了芯片。这种类型的ROM最便宜，但没有可重复烧制的ROM灵活。(2)紫外线可擦可编程ROM(UVErasableProgrammedROM，UV_EPROM)：该类ROM可以通过紫外线擦除后重复编程。该类ROM芯片外壳上有一个窗口，以便让紫外线照进芯片；紫外线照射约半小时，所有存储位复原到“1”。通过这种方法，用户可以多次改写芯片内容，有任意位发生错误都需要全片擦除、改写。

(3)电可擦可编程ROM(ElectricalProgrammedROM，EEPROM)：该类ROM允许用户以字节为单位多次用电擦除和改写存储内容，而且可以直接在机内进行，不需要专用设备，方便灵活。因为程序不需要在线修改，所以EEPROM一般不用作程序存储器，而用作对数据、参数等有掉电保护要求的数据存储器。

3.4.4FlashMemoryFlashMemory(按块擦除存储器)是存储器技术的最新发展。FlashMemory综合了目前为止的所有存储器器件的优点，主要特点是在不加电情况下能长期保存信息，同时又能在线进行快速擦除与重写。从软件的观点来看，FlashMemory和EEPROM的的技术十分类似。但是，EEPROM擦写和编程时要加高电压，这意味着重新编程时必须将芯片从系统中拿出来。而FlashMemory使用标准电压擦写和编程，允许芯片在标准系统内部编程。这就允许FlashMemory在重新编程的同时存储新的内容。此外，EEPROM必须被整体擦写，FlashMemory可以一块一块地擦写。大部分FlashMemory允许某些块被保护，这一点对存储空间有限的嵌入式系统非常有用，即将引导代码放进保护块内而允许更新设备上其他的存储器块。

理想的存储器应具有密度高、读/写速度快、价格低和非易失性的特点。但是，传统的存储器却只能满足这些要求中的一部分。FlashMemory的推出，恰好同时实现了所有这些优良的存储器特性。FlashMemory是一种高密度、低价格的高性能读/写存储器，兼有功耗低、可靠性高等特点。表3-1所示为FlashMemory与传统存储器技术的比较。

表3-1FlashMemory与传统存储器技术的比较

根据工艺的不同，FlashMemory主要有两类：NORFlashMemory和NANDFlashMemory。NORFlashMemory是在EEPROM的基础上发展起来的，它的存储单元由N-MOS构成，连接N-MOS单元的线是独立的。NORFlashMemory的特点是可以随机读取任意单元的内容，适合于程序代码的并行读/写、存储，所以常用于制作计算机的BIOS存储器和微控制器的内部存储器等。NANDFlashMemory是将几个N-MOS单元用同一根线连接起来，可以按顺序读取存储单元的内容，适合于数据或文件的串行读/写。

FlashMemory的操作包括写入和读出。读操作：从FlashMemory中读出数据与其他存储器的操作基本相同。处理器只要提供地址、读操作信号和片选信号，存储器就返回在该位置保存的数据。大部分的FlashMemory在系统重启时自动进入读状态，启动读状态不需要特别的初始化序列。写操作：把程序或数据写入FlashMemory的过程叫做编程。FlashMemory的编程有两种方式，一种是在线编程，一种是离线编程。FlashMemory的编程操作比较麻烦，主要表现在以下3个方面：

(1)每一个存储位置必须在重写操作之前被擦除。如果旧的数据没有被擦除，那么写操作的结果会是新、旧数值的某种逻辑组合，存储的数据通常是错误的。(2)一次只能有一个扇区或者块被擦除，而且不可能只是擦除一个单个的字节。(3)擦除旧数据的过程和写入新数据的过程是随着制造商的不同而变化的。因此在进行FlashMemory写入操作时，提供一个软件层来完成写入和擦除操作比较方便，这个软件层叫做FlashMemory的驱动程序。

设计FlashMemory驱动程序的目的是为了屏蔽不同制造商提供的器件在写入操作时的细节，为上层软件设计提供一个统一的接口，以便于上层软件的移植和开发。FlashMemory的驱动程序应该有一个由擦除和写操作组成的简单应用编程接口。当需要修改FlashMemory中的数据的部分应用软件时，只要调用驱动程序来控制细节即可。这样就允许应用程序员做一个高级的请求，例如擦除地址D0000H处的块或于地址D0000H处开始写入一块数据。通过设计并使用FlashMemory的设备驱动程序，当使用其他制造商的FlashMemory时，软件代码可以很容易地被修改。

FlashMemory不仅可以用作嵌入式系统的程序存储器，也可以作许多其他的应用。(1)FlashMemory文件系统：因为FlashMemory提供了可被重写的非易失性存储，所以它可以被看作类似于任何其他的二级存储系统，如硬盘。在作为文件系统的情况下，由驱动程序提供的函数要更加面向文件，提供诸如open()、close()、read()、write()等标准文件系统函数。FlashMemory文件系统的组织与普通的外存基本相同。(2)便携设备的存储装置：随着数码产品的飞速发展，FlashMemory作为一种最常用的存储装置应用于数码相机(如CF卡、XD卡、记忆棒等)、MP3等数码产品中。

3.5I/O设

备

3.5.1定时器/计数器所有的嵌入式处理器都集成了定时器/计数器单元。系统中至少有一个定时器设备，用作系统时钟。定时器和计数器都是由带有保存当前值的寄存器和向当前寄存器值加1的增量输入的加法器逻辑电路组成的。但是，定时器和计数器的用处不同，主要体现在：定时器的计数装置是连到周期性时钟信号上的，用来测量时间间隔；而计数器的计数装置是连到非周期性信号上的，用来计算外部事件的发生次数。因为同样的逻辑电路可以有这两种使用方式，所以该设备经常被称为“定时器/计数器”。

嵌入式处理器上的定时器/计数器通常具有以下功能：(1)嵌入式操作系统的任务调度，特别是具有时间片轮转调度功能的嵌入式操作系统的任务调度，必须使用定时器产生时间片。(2)嵌入式操作系统的软件时钟需要基于硬件定时器产生定时信号。(3)通信电路的波特率发生器。(4)实时时钟电路。(5)集成的片上A/D转换和D/A转换电路。(6)具有液晶控制器的嵌入式处理器应用液晶屏的刷新。(7)处理器监控电路，如看门狗等。(8)集成的动态存储器控制器用于动态存储器的刷新。

图3-14展示了定时器/计数器的内部结构。当计数信号被确认时，一个n位的定时器/计数器使用一个n位的寄存器来保存当前计数值并使用半减器阵列减去该计数器的值。组合逻辑电路用来检查计数值是否为0。输出Done发出0计数信号。为了对控制超时进行响应而不是确切要求2n次事件发生，使用一个复位寄存器提供给计数寄存器装入的值。定时器/计数器用逻辑电路来装载复位寄存器。此外，大部分计数器提供循环和非循环的操作模式。在循环模式中，一旦计数器达到Done状态，它自动重装并继续计数；在非循环操作模式，定时器/计数器等待一个来自微处理器的明确信号来重新计数。

图3-14 定时器/计数器的内部结构

3.5.2模/数转换器和数/模转换器模/数(A/D)转换器和数/模(D/A)转换器是非数字设备(即模拟信号源)和嵌入式系统之间联系的接口。D/A转换相对简单，转换器接口仅包括数据值，输入值被连续转换成模拟信号。

A/D转换器是将连续变化的模拟信号转换为数字信号，以便计算机和数字系统进行处理、存储、控制和显示。A/D转换需要更复杂的电路，所以也需要更复杂的接口。A/D转换在将模拟输入转换为数字形式前需要对模拟输入进行采样。控制信号使得A/D转换器进行采样并将其数字化。典型的A/D转换器接口除了模拟输入外还有两个主要的数字输入，一个数据端口允许A/D寄存器被读/写；另一个时钟输入信号通知什么时候开始下一次转换。A/D转换器有若干种不同的类型，主要包括：逐位比较型、积分型、计数型、并行比较型和电压－频率型。选用A/D转换器时，主要应根据使用场合的具体需求，分析转换速度、精度、价格、功能以及接口条件等因素，最终决定选择的类型。

3.5.3人机接口设备

1．键盘键盘是标准的输入设备，广泛用于嵌入式产品，如微波炉、传真机、复印机、激光打印机等。依赖键盘接口实现用户的输入，使得嵌入式设备能够处理用户的输入信息，将嵌入式控制器的功能发挥得更大。键盘可以用来输入数字型数据或者选择控制设备的操作模式。键盘主要由一个开关阵列组成，此外还包括一些逻辑电路来简化它到微处理器的接口。我们首先了解一个简单开关的原理，然后再分析由微处理器控制的键盘。

开关使用机械接触实现断开或接触电路，如图3-15所示。当开关打开时，通过处理器I/O接口的一个上拉电阻提供逻辑1；当开关闭合时，处理器I/O接口的输入被拉到逻辑0。机械开关的主要问题是图3-16所示的颤动。当通过按下连接到开关臂上的按钮将开关压上时，接触点可能看起来稳定而且很快闭合，但实际上压力导致接触点颤动几次才停下来。这种颤动显现为按了几次开关，持续时间通常维持在5～30ms之间。为了避免这种颤动，可以使用一个单步定时器形成硬件消颤电路，也可以用软件来消除开关输入颤动。

图3-15简单的开关电路

图3-16开关颤动

原始的键盘是开关的简单集合，每个开关有自己的一对引出线，直接连到处理器的输入端口上。这种开关的组合方法使得当开关的数目增加时，将很快用完所有的输入端口，原始键盘会变得不实用。更加实用的键盘通过排列开关形成如图3-17所示的开关阵列。一个瞬时接触开关放置在每一行与每一列的交叉点处，使用编码来表示被按下的开关，形成编码键盘，通过扫描开关阵列来确定是否有键被按下。与原始键盘不同，扫描键盘阵列每次只读开关的一行。阵列左边的多路分路器选择要读的行。当扫描输入为1时，该值被送到该行的每一列，如果某个键被按下，那么该列的1被探测到。由于每列只有一个键被激活，因此该值唯一代表了一个键。行地址和列输出被用来编码，或者用电路来给出不同的编码。

图3-17扫描键盘阵列

键盘编码可能使得多个键的组合无法被识别。例如，在PC键盘中，必须选择一种编码使Ctrl+Q之类的键能被识别并送进PC。另外，键盘编码还可能导致不允许同时按键。例如，在大部分应用中，如果按1，在未释放之前再按2，那么大多数应用是想要键盘先发送1再发送2。这种编码电路的一种简单实现是在一个键被按下而未释放之前，丢弃已按下的其他任何字符。键盘的微控制器可以被编程处理多个键被同时按下(即多键滚转)，这使得同时按键被识别、入栈，而在键被释放时，再依次传输。

2．LCD显示器1)直接驱动如图3-18所示，多个数字阵列是直接驱动显示的简单例子。单数字显示器通常有七段，每段可以是发光二极管，也可以是液晶显示器。这种显示用数字输入来选择当前要更新的数字，被选择的数字在当前数据值的基础上激活它的显示元件。显示驱动器复杂，重复扫描数字并将当前值送到显示器上。

图3-18多个数字显示器

2)帧缓冲区如图3-19所示，帧缓冲区是一个连到系统总线上的随机存取存储区。微处理器可以以任意所需次序将值写入帧缓冲区。这种显示方式主要适用于阴极射线管(Cathode-RayTube，CRT)显示。当CRT被连到帧缓冲区时，它通常以光栅的顺序读像素，一次显示一行。

图3-19帧缓冲显示系统

3)液晶控制板大平面显示器通常由LCD构成。其中每个像素都由一个液晶体构成。LCD显示器到系统的接口独具特点，这主要因为LCD像素阵列能够被随机访问。早期的液晶显示控制板被称为被动矩阵，它依靠一个二维的电线网络来编址像素。现代液晶显示控制板显示器使用一种主动矩阵系统，它给每个像素配置转发器，以此来控制、访问LCD显示器。主动矩阵显示器提供了更高的对比度和显示质量。

3．触摸屏触摸屏是覆盖在输出设备上的输入设备，用来记录触摸位置。把触摸屏覆盖在显示器上，使用者可以对显示的信息作出反应。触摸屏按其工作原理不同分为表面声波屏、电容屏、电阻屏和红外屏等。其中常见的触摸屏是电阻式触摸屏。电阻式触摸屏用二维电压表来探测位置。如图3-20所示，触摸屏由两层被许多细小的透明隔离球隔开的导电薄层组成。当手指或笔触摸屏幕时，平常互相绝缘的导电层在触摸点位置有了一个接触。在顶层的导电层上加上电压，它的电阻就在穿过该层时产生电势差；然后顶层在接触点对电压采样；最后用模/数转换器来测量电压，以此得出位置。触摸屏通过交替使用水平和垂直电压梯度来获得x和y坐标位置。

图3-20电阻式触摸屏的结构

3.6通

信

设

备

3.6.1通用异步收发器通用异步收发器(UniversalAsynchronousReceiverandTransmitter，UART)是用于控制计算机与串行设备的接口。我们在介绍数据通信模式和串行通信标准的基础上，分析通用异步收发器的原理和功能。1．数据通信模式数据通信是两台数字设备之间的数据传输。从不同的角度划分，数据通信方式大致可以分为双工通信、串行和并行通信、同步和异步通信。

1)双工通信双工通信是对相互通信的两台通信设备之间数据流向的描述。双工通信包括单工、半双工和全双工三种方式。双工通信方式的结构如图3-21所示。

图3-21双工通信方式的结构

(1)单工通信方式是指两台通信设备间数据只能在一个方向上传送。在单工方式下，两台通信设备一台为发送设备，另一台为接收设备，它们之间只有一条通信链路。(2)半双工通信方式是指两台相互通信的设备均具有收发数据的能力，但在某一时间内它们只能执行一种操作(收或发)，不能同时执行收、发两种操作；在它们之间的通信线路的两个方向上均可传输数据，但在某一时间内只能在一个方向上传输数据。为实现半双工通信，两台通信设备间只需一条通信线路，但各通信设备必须配备收发切换开关。(3)全双工通信方式是指相互通信的两台设备可以同时发送和接收数据，即数据在同一时刻可在两个方向上传输，因此它们之间至少需要两条通信线路。

2)串行和并行通信并行通信是构成字符的二进制代码在并行信道上同时传输的方式。并行传输时，一次传输一个字符，收发双方不存在同步问题，传输速度较快。但是，并行传输需要并行信道，所以线路投资大，不适合小型化产品。串行通信是指构成字符的二进制代码在一条信道上以位(码元)为单位，按时间顺序且按位传输的方式。串行传输时，发送端按位发送，接收端按位接收，同时还要对所传输的字符加以确认，所以收、发双方要采取同步措施，否则接收端将不能正确区分出所传输的字符。虽然串行通信的速度慢，但是只需要一条传输信道，线路投资少，易于实现，因此在数据通信吞吐量不是很大的嵌入式系统中显得更加简易、方便、灵活。

3)异步和同步通信串行通信有两种基本工作方式：异步通信和同步通信。在异步通信方式下，传输数据以字符为单位。当发送一个字符代码时，字符前面要加一个“起”信号，其长度为1个码元，极性为“0”；字符后面要加一个“止”信号，其长度为1、1.5或2个码元，极性为“1”。加上起、止信号后，即可区分出所传输的字符。传送时，字符可以连续发送，也可以单独发送，不发字符时线路要保持为“1”状态。异步传输方式适用于1200b/s以下的低速传输，实现起来比较简单。同步通信传输不需要加起、止信号，因此传输效率高，适用于2400b/s以上的数据传输，但是实现起来比较复杂。

2．标准串行通信接口标准异步串行通信接口主要有以下几类：RS-232C、RS-422和RS-485。RS-232C是美国电子工业协会(EIA)正式公布的、在异步串行通信中应用最广的标准总线，适合短距离或带调制解调器的通信场合。为了提供数据传输速率和通信距离，EIA又公布了RS-422和RS-485串行总线接口标准。

1)RS-232CRS-232C是美国电子工业协会(ElectronicIndustryAssociation，EIA)制定的在数据终端设备(DataTerminalEquipment，DTE)和数据通信设备(DataCommunicationEquipment，DCE)之间进行串行二进制数据交换的接口。RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。RS-232C标准是一种硬件协议，规定了21个信号和25个引脚，用于连接DTE和DCE两种设备。

RS-232C标准规定的数据传输速率为50、75、100、150、300、600、1200、2400、4800、9600、19200b/s；驱动器允许有不超过2500pF的电容负载，通信距离将受此电容限制。例如，当信号传输速率为20kb/s时，最大传输距离为15m。传输距离短的另一个原因是RS-232C属于单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于短距离通信。RS-232C接口的缺点主要表现在两个方面：数据传输速率慢和传输距离短。RS-232C规定的20kb/s的传输速率虽然能够满足异步通信要求(通常异步通信速率限制在19.2kb/s以下)，但对某些同步系统来说不能满足传输速率要求。此外，RS-232C接口的一般设备之间电缆长度为15m，最长也不会超过60m。

2)RS-422RS-422是EIA公布的“平衡电压数字接口电路的电气特性”标准，是为改善RS-232C标准的电气特性、又考虑与RS-232C兼容而制定的。RS-422与RS-232C的关键差别在于把单端输入改为双端差分输入，双方的信号地不再共用。RS-422给出了对电缆、驱动器的要求，规定了双端电气接口形式，并使用双绞线传送信号。与RS-232C相比，RS-422传输信号距离长、速度快。传输率最大为10Mb/s，在此速率下，电缆允许长度为120m。如果采用较低传输速率，如90kb/s，则最大距离可达1200m。

3)RS-485RS-485是RS-422的变型，RS-422是全双工的，可以同时发送与接收；而RS-485是半双工的，在某一时刻，只能一个发送另一个接收。RS-485是一种多发送器的电路标准，它扩展了RS-422的性能，允许双线总线上驱动32个负载设备。负载设备可以是被动发送器、接收器或二者组合而成的收发器。当用于多点互连时，可节省信号线，便于高速远距离传送。许多智能仪器设备配有RS-485总线接口，便于将它们进行联网。

表3-2RS-232C、RS-422A与RS-485性能比较

3．UARTUART提供了RS-232C数据终端设备接口，这样计算机就可以和调制解调器或其他使用RS-232C接口的串行设备进行通信。作为接口的一部分，UART还提供了以下功能：将计算机外部传来的串行数据转换为字节，供计算机内部使用并行数据的器件使用；将由计算机内部传送过来的并行数据转换为输出的串行数据；在输出的串行数据流中加入奇偶校验位，并对从外部接收的数据流进行奇偶校验；在输出的数据流中加入“起”、“止”标记，并从接收数据流中删除“起”、“止”标记；处理计算机与外部串行设备的同步管理问题；处理由键盘或鼠标发出的中断信号(键盘和鼠标也是串行设备)。

相对于微处理器，一台UART是作为一个甚至多个存储点或I/O端口的。UART一般包括一个或多个状态寄存器，用于验证数据传输和接收时的状态、进程。微处理器能够判断何时已收到一个字节、何时已发送一个字节、是否产生通信错误等。UART还可以通过一个或多个控制寄存器进行配置，配置内容包括波特率的设置、终止位数量的设置以及在发送字节时产生中断等。异步通信在UART上几乎是透明地运行，为了收、发数据，只需运行程序，简单地在UART上执行读/写操作。比较流行的UART有NS16550、AMDZ8530、ACIA、Motorola6850、ZilogZ-80STO等。当UART用于嵌入式设计时，嵌入式系统就能够利用通信终端、计算机甚至是其他嵌入式微处理器上的数据资源。

3.6.2USB设备1．USB总线概述连接计算机外设的串行数据总线，其技术的发展一直非常缓慢。1969年EIA推出的RS-232C串行总线至今仍是连接计算机外设的主流串行总线。尽管在20世纪70年代和80年代陆续推出了RS-422A、RS-449、RS-485和RS-530等串行总线(其中RS-449的设计初衷是想取代RS-232C，而RS-530则是想取代RS-449)，但由于种种原因都没有改变RS-232C先入为主的主导地位。因此，长期以来，串行总线只用于连接慢速外设或用作低速网络的总线。

通用串行总线(UniversalSerialBus，USB)是1995年Microsoft、Compaq、IBM等公司联合制定的一种新的计算机串行通信协议。USB协议得到各PC厂商、芯片制造商和PC外设厂商的广泛支持。从当初的0.7、0.8版本到现在广泛采用的1.0、1.1版本，甚至到正在逐步推广的2.0版本，USB本身也在不断地发展和完善。通用串行总线是一种将USB外围设备连接到主机的外部总线结构，它通过PCI总线和PC的内部系统数据线连接，实现数据传送。USB同时又是一种通信协议，它支持主系统和USB外围设备之间的数据传送，通过一个4针的标准插头，采用菊花链形式把所有的外设连接起来。

USB主要具有以下优点：(1)支持热插拔(hotplug)和即插即用(Plug-and-Play)，即在不关机的情况下可以安全地插上或断开USB设备，动态加载驱动程序。(2)为所有的USB外设提供单一的、易于操作的标准连接类型，排除了外设对系统资源的需求，因此减少了硬件的复杂性和对端口的占用，整个USB系统只有一个端口和一个中断，节省了系统资源。

(3)USB1.1提供全速12Mb/s和低速1.5Mb/s的模式，USB2.0提供高达480Mb/s的传输速率。

(4)为了适应各种不同类型外设的要求，USB提供了四种不同的数据传输类型。(5)易于扩展，理论上最多可支持127个设备。

2．USB总线的硬件结构USB通过四线电缆传送信号和电能，如图3-22所示。其中两根是用来传送数据的串行通道，另两根为下游(Downstream)设备提供电能。

图3-22USB连接线

D+、D-是一对差模信号线，它支持两种数据传输率。以USB1.1为例，对于高速外设，USB以全速12Mb/s传输数据，但必须使用屏蔽的双绞线且长度不超过5m；对于低速外设，USB则以1.5Mb/s的速率传输数据，这种模式下可以使用无屏蔽的非双绞线，但长度不超过3m。为了保证能够提供一定电平的信号并且与终端的负载匹配，在电缆的每一端都使用不平衡终端负载。这种终端负载既能保证检测出外设与端口的连接和分离，又能区分高速与低速USB总线，可以根据外设情况在两种传输模式中自动动态切换。VBUS通常为+5V的电源，GND是地线。

USB总线是基于令牌的总线，类似于令牌环网络。USB主控制器广播令牌，总线上的设备检测令牌中的地址是否与自身相符，通过接收或者发送数据来响应主机。USB通过支持悬挂/恢复操作来管理USB总线电源。USB系统采用级联星型拓扑，该拓扑由三个基本部分组成：主机(Host)、集线器(Hub)和功能设备，如图3-23所示。主机也称为根或RootHub，它做在主板上或作为适配卡安装在计算机上。主机通过主机控制器与USB设备进行交互，控制着USB总线上的数据，并控制信息的流动。每个USB系统只能有一个根集线器，它连在主控制器上。集线器是USB结构中的特定成分，它提供用于将设备连接到USB总线上的端口，同时检测连接在总线上的设备，并为这些设备提供电源管理，负载总线的故障检测和恢复。集线器可为总线提供能源，也可为自身提供能源(从外部得到电能)。图3-23USB系统级联结构

3．USB总线的软件结构每个USB仅有一个主机，在USB通信过程中占主导地位。主机包括USB总线接口、USB设备层和功能层三层结构。主机各层具有的功能包括：检测连接和移去的USB设备、管理主机和USB设备间的数据流、连接USB状态和活动统计、控制主控制器和USB设备间的电气接口等。(1)USB总线接口。USB总线接口处理电气层与协议层的互连，由主控制器实现。(2)USB系统。USB系统用主控制器管理主机与USB设备间的数据传输。它与主控制器间的接口依赖于主控制器的硬件定义。同时，USB系统也负责管理USB资源，例如带宽和总线能量，这使得客户访问USB成为可能。USB系统包括三个基本组件：主控制器驱动程序(HCD)、USB驱动程序(USBD)和主机软件。①主控制器驱动程序：该程序可以把不同主控制器设备映射到USB系统中。通用主控制器驱动程序(UHCD)处于软结构的最低层，实现了USB主控制器通信和控制USB主控制器，并且对系统软件的其他部分是隐蔽的。系统软件中的对高层通过UHCD的软件接口与主控制器通信。②USB驱动程序：该程序在UHCD驱动器之上，提供驱动器级的接口，以满足现有设备驱动器设计的要求。③主机软件：这些软件本来是用于向设备驱动程序提供配置信息和装载结构的，但在某些操作系统中没有提供USB系统软件，设备驱动程序将应用操作系统提供的接口而不是直接访问USB驱动程序接口。(3)USB客户软件。USB客户软件是软件结构的最高层，负责处理特定的USB设备驱动。客户程序层描述所有直接作用于设备的软件入口。当设备系统被检测到后，这些客户程序将直接作用于外围硬件。这种共享特性将USB系统软件置于客户和它的设备之间，客户程序要根据USB在客户端形成的设备映像对它进行处理。

4．USB总线的数据传输方式数据和控制信号在主机和USB设备之间的交换存在两种通道：单向通道和双向通道。USB的数据传送是在主机和某个USB设备的指定端口之间进行的。这种主机和USB设备的端口间的联系称作通道。一般情况下，各个通道之间的数据流动是相互独立的，且一个指定的USB设备可有许多通道。对任何给定的设备进行设置时，一个通道上的数据传输只能支持下列四种USB数据传输方式中的一种：同步(isochronous)、控制(control)、中断(interrupt)和批量(bulk)。(1)同步数据传输。同步数据传输提供了确定的带宽和间隔时间(latency)。它主要用于时间要求严格并且具有较强容错性的流数据传输，或者用于要求恒定数据传输速率的即时应用中。对于同步传输来说，即时的数据传递比数据的完整性更重要。例如，即时通话的网络电话常常使用同步传输模式。(2)控制数据传输。控制传输是双向传输，数据量通常较小。USB系统软件主要用来进行查询、配置和给USB设备发送通用的命令。控制传输方式可以传输8、16、32和64字节的数据，这依赖于设备和传输速度。控制传输的典型应用是在主机和USB外设之间的传输。例如，当USB设备初次安装时，USB系统软件使用控制数据对设备进行设置，设备驱动程序通过特定方式使用控制数据来传输，且数据传送是无损性的。(3)中断数据传输。中断方式传输主要用于定时查询设备是否有中断数据传输。设备的端点模式器的结构决定了它的查询频率范围是1～255ms，这种传输方式典型应用在少量的、分散的、不可预测数据的传输，如键盘、操纵杆和鼠标就属于这一类型。中断方式传输数据是单向的，且对于主机来说只有输入的方式。(4)批量数据传输。批量方式传输主要应用在大量传输和接收数据，同时又没有带宽和间隔时间要求的情况下。批量数据由大量的数据组成，且批量数据是连续的。这种传输方式可以等到所有其他类型的数据传输完成之后再传输和接收数据。

5．USB总线的数据传输原理在USB结构中，占主导地位的是主控制器。主控制器要保证所有与其连接的数量不同、传输方式不同的设备能够同时正常工作。为此，USB主控制器使用间隔为1ms的帧来实现数据传输。由于有许多设备连接到USB总线上，所以每1ms产生的传输帧是混合的。在几种数据传输方式都存在的情况下，中断传输和同步传输对时间要求较高，因此占用了约90%的总带宽；控制传输占用了约10%的带宽；批量传输对时间要求不高，但数据量大，它使用剩下的可用带宽。各种USB设备就是通过这种基本的帧结构实现共享USB带宽来传输数据的。在主机端，不同设备的数据传输请求被划分成若干个块(Transaction)。为了保证连接到主机上的设备可以同时工作，主机每次从不同设备取一个块构成一个1ms帧，然后将整个帧发送到USB总线上。每一个块由三个包(Packet)组成：标志包(TokenPacket)、数据包(DataPacket)和握手信号包(HandshakePacket)。根据令牌包里定义的设备地址和端点号，设备能够确定属于自己的相应数据。一根USB总线每次最多传输三个数据包。在每次传输开始时，主机控制器发送一个描述传输种类、传输方向、USB设备地址和终端号的USB数据包，该数据包就是标志包。在数据开始传输时，由标志包来标志数据的传输方向，数据传输方向不是从主机到设备就是从设备到主机；然后，发送端开始发送包含信息的数据包或表明没有数据传输。接收端要相应发送一个握手的数据包，以表明数据是否传输成功。USB设备从解码后的数据包的适当位置取出属于自己的数据。

6．USB设备即插即用的实现USB设备可以实现热插拔。当USB设备插入到主机中时，主机通过查询设备的描述符(Descriptor)来了解设备，进而建立通信，这个过程叫做对设备的枚举。图3-24是某个设备的描述符结构。USB设备被分成了许多类(class)，某一特定类的设备又可以划分成若干子类(subclass)，划分子类后的软件就可以搜索总线并选择所有它支持的设备了。一个USB设备只有一个设备描述符(DeviceDescriptor)，它指明了设备所属的类。每个设备可以有一个或多个配置(Configuration)，配置用于定义设备的功能。如果一个设备有几种不同的功能，则每个功能都需要一个配置。配置是接口(Interface)的集合。接口用来指定设备中与USB交换数据的硬件。每一个与USB交换数据的硬件就叫做一个端点(Endpoint)。因此，接口是端点的集合。例如，以一个能播放CD的USB接口的CD-ROM作为一个设备。它具有两种功能：读取光盘和播放CD，所以有两个配置描述符。一种功能的实现要涉及许多接口，如当CD播放机使用时，需要音频接口，同时还需要控制CD机的接口，因此具有两个接口描述符。而控制命令接口又由许多端点组成，如有的端点负责向CD机发送命令，有的端点负责接收来自CD机的反馈，因此又有若干个端点描述符。图3-24一个USB设备的描述符结构7．USB器件的选择在进行一个USB设备开发之前，首先要根据具体使用要求选择合适的USB控制器。目前，市场上供应的USB控制器主要有两种：带USB接口的单片机(MCU)和纯粹的USB接口芯片。带USB接口的单片机从应用上可以分成两类，一类是从底层设计专用于USB控制的单片机；另一类是增加了USB接口的普通单片机，如Cypress公司的EZ-USB(基于8051)，选择这类USB控制器的最大好处在于开发者对系统结构和指令集非常熟悉，开发工具简单，但对于简单或低成本系统，价格也是在实际选择过程中需要考虑的因素。纯粹的USB接口芯片仅处理USB通信，必须有一个外部微处理器来进行协议处理和数据交换。典型产品有Philips公司的PDIUSBD11(IIC接口)、PDIUSBD12(并行接口)，NS公司的USBN9603/9604(并行接口)，NetChip公司的NET2888等。USB接口芯片的主要特点是价格便宜、接口方便、可靠性高，尤其适合于产品的改型设计(硬件上仅需对并行总线和中断进行改动，软件则需要增加微处理器的USB中断处理和数据交换程序、PC机的USB接口通信程序，无需对原有产品系统结构作很大的改动。8．USB系统的开发流程(1)系统结构、功能的定义。首先要选择所要开发的USB系统的结构类型，即是作主机(Host)还是作USB设备(Device)。其次，要选择该系统的功能，即是作为数据采集器(要求实时性)还是作为存储设备。最后，要选择采用的USB标准，即是用USB1.1标准还是用USB2.0标准。(2)USB接口方法的选择。常用的USB接口方法有两种：一种是采用专用的USB接口芯片，一种是选用内部集成USB接口的单片机。选择哪一种方法主要由系统的功能、特点、成本等因素决定。(3)与微处理器的接口电路。如果选择的接口方法是采用USB接口芯片，就要解决该芯片与选定的微处理器的接口问题。一般情况下，专用USB接口芯片都会提供简单直观的接口方式，可以与大部分主流CPU连接，因此按照芯片资料上的典型接法连接就可以了。(4)固件编程。如果将USB系统作为主机，那么固件编程的主要工作是向设备端发送各种请求，并要求设备端提供各种描述符。主机将记录描述符的详细信息，并为设备指定地址，然后通过这些端点与设备进行通信。(5)开发PC端驱动程序与应用程序。如果USB设备与PC机接口，则需要开发PC机上的驱动程序和应用程序。在PC机端(这里是Host)，除了由主机控制器(HostController)完成硬件级的接口外，还需要编写设备的客户端程序(ClientProgram)。例如，一个通过下载界面下载MP3的USB设备，需要编写PC端的那个下载程序；如果是一个实时的数据采集设备，则需要在PC端编写一个用户界面程序，通过这个界面可以看到USB设备采集的结果。(6)USB系统调试。嵌入式USB系统的调试一般按照“调试嵌入式中的固件→调试PC端驱动程序和应用程序→系统调试”的流程进行。这种调试方式能够将调试过程中出现的问题最大限度地进行定位，而不会把所有问题混在一起。在调试固件时，可以借助BusHound等工具来模拟主机的一些行为。固件调试完成后，再使用嵌入式设备作为一个USBDevice来调试PC端的驱动程序和应用程序。最后完成系统的测试和改进。3.6.3Ethernet设备1．以太网的特点以太网是最广泛应用的局域网络技术，实现了在小区域(如一个办公室)范围内连接计算机。以太网数据速率为10Mb/s，而快速以太网(FastEthernet)数据速率为100Mb/s。最常用的以太网协议是IEEE802.3标准，媒体的存取规则采用CSMA/CD(载波检测多路存取/冲突检测)。现代的操作系统均能同时支持这些协议标准，因此对嵌入式系统的应用来说，考虑系统精简因素，只需要支持这一种就够了，除非有特殊需要，否则没有必要支持太多协议。

2．以太网的数据传输以太网传输报文的基本格式如图3-25所示。它提供了目的地址和源地址，同时还提供了要传送的有效数据。图3-25以太网传输报文的基本格式以太网的数据传输有以下特点：(1)所有数据位的传输由低位开始，传输的位流采用曼彻斯特编码。(2)以太网传输的数据段长度最小为60字节，最大为1514字节。(3)通常以太网卡可以接收来自三种地址的数据，即广播地址、多播地址(在嵌入式系统中很少使用)和它自己的地址。但有时用于网络分析和监控，网卡也可以设置为接收任何数据包。(4)任何两个网卡的物理地址都是不一样的。网卡地址由专门结构分配，不同厂家使用不同地址段，同一厂家的任意两个网卡的地址也是唯一的。

3．嵌入式以太网接口的实现方法在嵌入式系统中实现以太网接口的方法通常有两种。方法一是采用嵌入式处理器与网卡芯片的组合。这种方法对嵌入式处理器没有特殊要求，只需要把以太网芯片连接到嵌入式处理器的总线上即可。该方法通用性强，不受处理器的限制，但是，处理器和网络数据交换通过外部总线(通常是并行总线)实现，速度慢、可靠性不高并且电路板布线复杂。方法二是直接采用带有以太网接口的嵌入式处理器。这种方法要求嵌入式处理器有通用的网络接口，如MII(MediaIndependentInterface)。通常这种处理器是为面向网络应用而设计的。处理器和网络数据交换通过内部总线实现，因此速度快，实现简单。3.7其他3.7.1电源大多数嵌入式系统本身都有电源，且电源的供电方式具有一种特定的电压范围。嵌入式系统中各个单元的电压范围有四种：5.0±0.25V、3.3±0.3V、2.0±0.2V和1.5±0.2V。此外，嵌入式系统微控制器中的电可擦可编程只读存储器(EEPROM)、RS-232串行接口，均需要提供12±0.2V的电压。某些系统本身不具有供电子系统，它们使用外部电源或者使用充电泵来供电。例如，网络接口卡和图形加速器都是本身没有供电系统而使用PC电源的嵌入式系统。充电泵有一个串联的二极管，后面跟随一个充电电容。充电泵从一个非电源线获得电能。例如，当计算机使用鼠标时，充电泵消耗电路；当鼠标处于空闲状态时，鼠标中的充电泵存储电荷，从而获得电能。嵌入式系统必须从加电开始连续执行任务并有可能一直处于加电状态。因此，节电在设备运行过程中是很重要的。嵌入式处理器必须提供Wait和Stop指令，使系统能够在低电压模式下运行。通常实现嵌入式设备低电压模式运行的方法有两种：一种是在软件中集成Wait和Stop指令；另一种是在空闲状态下选择低电压模式，从而在最低电压下运行系统。此外，还有一种节电方法，即在特殊的软件部分运行时(如定时器和I/O设备)，禁止处理器的某些不必要的结构单元(如高速缓存)运行，并将它们处于断开连接状态。3.7.2时钟在嵌入式系统中，处理器需要有一个时钟振荡(clockoscillator)电路。时钟控制着CPU、系统定时器和CPU机器周期的各种时序需求。机器周期用于两个方面：一方面，从存储器中取回代码和数据，然后在处理器上对它们进行译码并运行；另一方面，将结果传回到存储器中。时钟控制着执行一条指令的时间。通用计算机可以使用分离的时钟电路，如IBMPC/XT使用专用时钟芯片8284产生时钟信号。而嵌入式系统通常为了节省电路，把时钟电路集成在嵌入式处理器上，外面只需要接晶体即可。嵌入式系统的时钟电路一般有以下几种形式：RC时钟、石英晶体、石英振荡器、锁相倍频时钟和多时钟源。(1)RC时钟：RC时钟一般用于嵌入式微控制器。这种时钟源的振荡频率的稳定性低于时钟振荡器，但是功耗比较低。当嵌入式系统对时钟的稳定性要求不高时，例如家用电器的控制，可以采用这种电路，且其时钟频率可以动态修改。嵌入式处理器的功耗与时钟频率基本呈线性关系，因此根据处理器的负荷动态改变时钟频率以降低功耗是比较好的方法。(2)石英晶体：基于石英晶体的时钟电路，其振荡电路集成在处理器上，处理器引出两个引脚，分别是放大器的输入和输出，石英晶体接在这两个引脚上，如图3-26所示。(3)石英振荡器：与石英晶体不同，石英振荡器把石英晶体和振荡电路集成一体，形成石英振荡器电路，直接输出时钟信号给处理器。石英振荡器输出的时钟信号接在处理器的输入引脚上，如图3-27所示。图3-26由石英晶体构成的振荡器电路结构图3-27石英振荡器的振荡器电路(4)锁相倍频时钟：通常在高性能的嵌入式处理器上采用锁相倍频电路。该时钟电路的锁相环是一个倍频锁相环，时钟电路外接的石英晶体通常采用32768Hz，锁相环的倍频系数可以通过编程设置，倍频得到的高频时钟经过分频器进行分频，分别送给处理器的CPU内核和各个I/O接口电路。高性能的嵌入式处理器如32位的处理器，功能强大，芯片上集成了众多的智能电路，很多的智能电路都需要不同频率的时钟源。此外，出于节电设计的考虑，不同I/O电路的工作状态可以由处理器的编程控制。为此，这样的处理器设计了许多时钟源，分别为CPU内核、实时时钟电路、不同的I/O电路提供时钟信号。3.7.3复位1．复位电路概述嵌入式处理器的复位电路就是使处理器从起始地址开始执行指令。这个起始地址是处理器程序计数器(x86系列处理器中是指令指针和代码段寄存器)加电时的默认设置。处理器复位之后，从存储器的这个地址开始取程序指令。在一些存储器(如6HC11和HC12)中有两个起始地址，一个用来作为加电复位向量，另一个作为执行Reset指令后或者发生超时(如来自看门狗定时器的超时)之后的复位向量。复位电路激活固定的周期数后处于无效状态。处理器电路保持复位管脚处于有效状态，然后使之处于无效状态，使程序从默认的起始地址开始执行。如果复位管脚或内部复位信号与系统中其他的单元(例如I/O接口、串行接口)相连接，那么它会被处理器再一次激活，成为一个输出管脚，用于驱动系统中其他单元处于复位状态。在处理器动作之后使复位信号无效，程序会从起始地址开始执行。通常使用的复位电路有以下几种形式：阻容复位电路、专用复位电路、手动复位电路、看门狗定时器的时钟输出复位以及软件复位。

2．阻容复位电路阻容复位电路是最简单的复位电路，电路原理如图3-28所示。上电瞬