第二讲 微型计算机基本组成电路

第二讲微型计算机的基本组成电路曾铁军主要内容

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6算术逻辑单元A和B为两个二进制数S为其运算结果control为控制信号功能之一：逻辑运算功能之二：数值运算

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6触发器记忆装置的基本单元，可以组成寄存器，寄存器又可以组成存储器D触发器

JK触发器RS触发器

RS触发器置位：S=1且R=0，Q=1(Q=0)复位：S=0且R=1，Q=0(Q=1)ClicktoaddTextClicktoaddTextClicktoaddText两个与非门组成ClicktoaddTextClicktoaddTextClicktoaddText问题：不定状态多个触发器之间的同步问题之一：多个RS触发器之间的同步时标RS触发器——为了使触发器在整个机器中能和其他部件协调工作，RS触发器经常有外加的时标脉冲新问题——电平能严格同步吗预置数D触发器（解决不定状态）消除RS触发器不定状态减小RS触发器置位或者复位多个输入的问题多个D触发器之间的同步触发器的预置和清除

在一些电路中，有时需要预先给某个触发器置位(即置1)或清除(即置0)，而与时标脉冲以及D输入端信号无关，这就是所谓预置和清除。边缘触发的D触发器符号JK触发器计数：对什么计数（时标CLK，与J、K无关）JK触发器是理想的计数器注意：图2.10中RS触发器是由两个与非门实现J=0K=0保持闭锁J=0K=1复位动作J=1K=1状态翻转J、K悬空？J=1K=0置位动作JK触发器动作行为分析JK触发器符号

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6寄存器缓冲寄存器暂存数据移位寄存器向左或右移位计数器累计脉冲累加器暂存ALU中间结果寄存器(register)是由触发器组成的一个触发器就是一个一位寄存器缓冲寄存器

作用：暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆元件中去。下图位一个四位寄存器电路原理图问题：如果某一位在时间节拍到时不想输出怎么办？解决问题：

可控缓冲寄存器 LOAD高电平时使数据装入，低电平时，数据自锁在其中。对于多位的寄存器，每位各自一套“L”门。不过只用一个非门，并且只有一个LOAD输入端可控缓冲寄存器的符号LOAD为其控制门CLR为高电平时则可用以清除，使其中各位变为0移位寄存器在CLK的驱动下，将存储的数据逐位向左或向右移动可控移位寄存器的符号SHL——左移SHR——右移计数器行波计数器同步计数器环形计数器程序计数器若干个触发器组成的寄存器能够把存储在其中的数字加1行波计数器J，K输入端都是悬浮的各位的JK触发器的时钟脉冲输入端都串有一个反相门(非门,为什么加这个门)CLR由高电位变至低电位，则计数器全部清除能不能在CLK下降沿到达时某个触发器不翻转？CLKQ0Q1Q2Q3可控计数器当COUNT为高电位时，JK触发器才有翻转的可能。当COUNT为低电位时就不可能翻转。环形计数器不是用来计数用，而是用来发出顺序控制信号的由若干个触发器组成的有唯一的一个位为高电位，即只有一位为1，其他各位为0程序计数器是一个行波计数器(也可用同步计数器)不但可以从0开始计数，也可以将外来的数装入其中，一个COUNT输入端，也要有一个LOAD门程序计数器的符号累加器累加器也是一个由多个触发器组成的多位寄存器，它不进行加法运算，而是作为ALU运算过程的代数和的临时存储处。

累加器除了能装入及输出数据外，还能使存储其中的数据左移或右移，所以它又是一种移位寄存器。累加器的符号

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6三态输出门三态：1、0、高阻为了提高信号传输线的使用效率、公用性、复用性以及简化电路，增强对各部件的控制而引入三态输出电路。①原理：≥1≥11BAEG1G25V当E=1时

A=1则G2截止，G1导通则B=1（5V）A=0则G2导通，G1截止则B=0（0V）当E=0时G2截止，G1截止则B处于高阻②符号：③双向输出：ABE（enable)当E=1时则B=A当E=0时则B=AABCEoutEin当Ein=1时则C=B当Eout=1时则B=A当Eout=0、Ein=0时则B与A、C无关④三态门（E门）与此同时装入门（L门）一样，可加到任何电路上，实现数据信号的赋值或传递操作。

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6总线1、总线：连接各部件的一组公共信号线。2、总线分类：①按总线位置：②按传递内容：④按方向特性：片内总线：芯片内部芯片总线：各芯片间，插件内，无标准内部总线：各插件间，如PCI、STD、ISA等外部总线：各系统间，如IDE、RSC-232等数据总线：地址总线：控制总线：③按工作特性：并行总线：速度快，连线多串行总线：速度慢，连线少单向总线：双向总线：分时复用总线：不同时钟内，传递内容不同设有A，B，C和D4个寄存器，它们都有L门和E门，其符号分别附以A，B，C和D的下标。它们的数据位数，设有4位，这样只要有4条数据线即可沟通它们之间的信息来往。

L门：控制输入E门：控制输出35总线W上，某一个时钟节拍（CLK为正半周），只有一条电路通道。即1个寄存器L门为高电位，和另一寄存器的E门位高电位。其余各门则必须为低电位。见表2-3所示。36

控制字中哪些位为高电平，哪些位为低电平，将由控制器发出并送到各个寄存器中去。

图2-28中有两条总线，一条称为数据总线、另一条为控制总线，它能将控制字各位分别送到各个寄存器上去，同时能把时钟送到各个寄存器上去。

算术逻辑单元1触发器2寄存器3三态输出电路4总线结构5存储器6存储器1、分类：只读存储器（ROM），随机存储器（RAM）2、每个八位寄存器成为一个单元，理论上都要有L门和E门。3、因而使存储器大量的L门和E门是存储器技术的关键问题。4、解决方案：用地址来替代、压缩存储器大量的L门和E门。5、解决方案优点：解决了存储器芯片引脚不足的问题。缺点：对存储单元的操作不能在一个时钟内完成。1#2#3#L1L2L3E1CLKE2L3CLKCLK1#2#3#L2L3E1E2L3L1译码器地址：A7A6A5A4A3A2A1A0存储芯片控制信号1K字节=1024字节2.6.1只读存储器

这是用以存放固定程序的存储器，一旦程序存放进去之后，即不可改变。也就是说，不能再“写”入新的字节，而只能从中“读”出其所存储的内容，因此称为只读存储器。下图是8个存储单元，每个4位(即半个字节)，所以写成8×4ROM。(b)为通用写法，m×nROM意即为m个存储单元，其中每个为n位。存储地址寄存器(memoryaddressregister,MAR)：将所要寻找的存储单元的地址暂存下来，以备下一条指令之用。存储地址寄存器也是一个可控缓冲寄存器，它具有L门以控制地址的输入。它和存储器的联系是双态的，即地址一进入MAR就立即被送到存储器去，如图所示。MAR和ROM的联系【例2.1】程序计数器PC，存储地址寄存器MAR和ROM通过总线的联系如图所示。设控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000问：它们之间的信息是如何流通的?开机时，先令CLR=1，则PC=0000(1)第1个控制字是：

CPEPLMER=0110即EP=1，PC准备放出数据；LM=1，MAR准备装入数据。在CLK正前沿到达时，CLK=1，MAR=PC=0000，PC的数据装入MAR，同时MAR立即指向ROM的第一地址，即选中了ROM中的R0存储单元。(2)第2个控制字是：

CPEPLMER=0001即ER=1，令ROM放出数据。当ER为高电位，R0中的8位数据就被送入到W总线上去。这样的动作，不需等待时钟脉冲的同步讯号，因而称为异步动作。(3)第3个控制字是：

CPEPLMER=1000即CP=1，这是命令PC加1，所以PC=0001。这是在取数周期完了时，要求PC进一步，以便为下一条指令准备条件。随机存储器随时读/写数据，每一单元相当于可控缓冲寄存器。①、动态RAM：常用电容作为记忆元件。静态RAM：常用双极型晶体管触发器作为记忆元件。②

、原理：0#:00B1#:01B2#:10B3#:11B11&&&&&&&&&&&&&&&&1A1A1A0A0MEWEDIND7D6D5D4D3D2D1D0DOUT:D7D6D5D4D3D2D1D0L0E0L1E1L2E2L3E3当ME=1时WE=0则读出WE=1则写入当ME=0时无论WE=0还是WE=1，DIN（DOUT）与D都高阻。译码器

RAM的符号A——地址线；DIN——要写入的数据；DOUT——要读出的数据；ME——选通此RAM的E门；WE——数据读\写控制。存储器数据寄存器(memorydataregister，MDR)将要写入RAM中去的数据暂存寄MDR中，以等待控制器发出WE=1的命令到来时，才能写入RAM中去。MDR和MAR以及RAM的联系如图所示。【例2.2】一个微型计算机的一部分如图2.36所示，其工作程序分析如图。这一部分系统图是用来分析将数据I0装入到RAM中去的过程的。设要写入到RAM中去的数据为：I0=1100

0001

1001(共12位)这部分的控制字为：CON=CPEPLMWEMELDLIEI(共8位)已设计好的控制字的次序如下：

CON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)CON=CPEPLMWEMELDLIEICON1=0110

0000(6016)

CON2=0000

0010(0216)

CON3=0000

0101(0516)

CON4=0001

1000(1816)

CON5=1000

0000(8016)CON=CPEPLMWEMELDLIEICON1=0110

0000PC

MARCLR已经接受过高电位，PC=0000

0000当CLK的前沿一到时：MAR=PC=0000

0000这是指出存储器RAM中第一个存储单元R0的地址。CON=CPEPLMWEMELDLIEICON2=0000

0010LI=1，为输入寄存器作好准备，以便输入数据I0。当第2个CLK的前沿到达时，I=I0=1100

0001

1001(C1916)CON=CPEPLMWEMELDLIEICON3=0000

0101LD=1，MDR准备接受数据；EI=1，I准备放出数据。当第3个CLK的前沿到达时，MDR=I=I0=1100

0001